這就帶來(lái)了怎樣降低寄存器本身泄漏的問(wèn)題，這涉及到在時(shí)鐘轉(zhuǎn)換期間無(wú)法進(jìn)行電源選通的其他電路。Muller說(shuō)，ARM研究了VDD非常靠近甚至低于Vt。近閾值和亞閾值工作都能夠使電路保持在低速工作，同時(shí)有效降低泄漏。但是都帶來(lái)了復(fù)雜的問(wèn)題。

　　還沒(méi)有很好的定義什么是近閾值工作。在傳統(tǒng)的MOSFET模型中，晶體管有三種不同的工作模式。飽和模式，此時(shí)，VDD和VSS明顯大于Vt。對(duì)于邏輯，這是正常的ON模式。亞閾值模式，此時(shí)，VGS低于Vt，這是傳統(tǒng)的OFF模式，簡(jiǎn)單模型表示出只有一些很小的泄漏電流從源極流向漏極。在這兩種模式之間是第三種模式，通常稱為線性或者歐姆模式，VGS接近Vt。在這種模式中，假設(shè)MOSFET的行為與柵極壓控電阻相似。

　　采用目前的短溝道技術(shù)，線性和飽和模式之間的區(qū)別并不明顯。IMEC業(yè)務(wù)開(kāi)發(fā)執(zhí)行副總裁Ludo Deferm評(píng)論說(shuō)：“數(shù)字設(shè)計(jì)人員希望能夠精確的把閾值電壓控制在0.3至0.35 V之間，而工作點(diǎn)正好在這之上。在這一點(diǎn)，短溝道MOSFET已經(jīng)處于電子速度飽和，行為表現(xiàn)與其飽和特性非常接近，但是電流明顯降低。較低的電流有可能會(huì)使邏輯速度降低幾個(gè)數(shù)量級(jí)。雖然速度慢了，但是，傳統(tǒng)的邏輯電路能夠繼續(xù)保持工作，與較高電壓時(shí)相比，每次操作消耗的能量降低了幾個(gè)數(shù)量級(jí)?？傊?，在這種模式中，可以在很長(zhǎng)一段時(shí)間周期內(nèi)或者在循環(huán)之間保持寄存器的狀態(tài)不變。這種近閾值工作也可以用于連續(xù)工作系統(tǒng)，以節(jié)省能耗。Muller描述了一種自足的堆棧管芯裝配，它包括太陽(yáng)能電池、普通電池，工作在快速運(yùn)行和電源關(guān)斷模式下的DSP管芯，以及近閾值CPU管芯，所有這些都在一個(gè)有源基底上。

　　近閾值工作會(huì)遇到很多難題。很明顯，應(yīng)用程序必須要容忍性能的大幅度降低。而Deferm提醒說(shuō)，還有其他引起很大變數(shù)的問(wèn)題。工藝、供電電壓、溫度變化等都會(huì)對(duì)晶體管行為產(chǎn)生很大的影響。為減小這些變化的影響，芯片設(shè)計(jì)人員不僅要依靠其代工線工程師來(lái)保持Vt不變，而且，還需要把管芯使用點(diǎn)電壓穩(wěn)壓器靠近低電壓電路放置，以減小VDD的變化和瞬變。

　　設(shè)計(jì)人員如果希望更接近Vt，則需要采用更極端的方法。很多研究人員都建議邏輯電路設(shè)計(jì)使用差分信號(hào)和穿通晶體管邏輯，以及用作探測(cè)器的傳感放大器，這些都有助于減小各種變化的影響。但是這類技術(shù)的應(yīng)用畢竟是有限的。IMEC首席科學(xué)家Praveen Raghavan指出：“您可以通過(guò)定制設(shè)計(jì)流程，在隔離模塊中使用低電壓差分技術(shù)。但是，芯片設(shè)計(jì)團(tuán)隊(duì)仍然需要傳統(tǒng)的時(shí)序分析方法。工具則無(wú)法支持這類電路。”

　　亞閾值工作

　　Muller說(shuō)，ARM在低電壓上的興趣并不會(huì)止于Vt。在亞閾值區(qū)，MOSFET源極至漏極電流繼續(xù)響應(yīng)VGS。但是，這一電流現(xiàn)在非常小——泄漏電流，其響應(yīng)會(huì)非常慢。而且，在某些情況下，特別是在必須保持?jǐn)?shù)據(jù)同時(shí)要節(jié)省能耗的系統(tǒng)中，可以讓VDD低于Vt來(lái)工作。對(duì)于邏輯設(shè)計(jì)人員，這是尚未開(kāi)發(fā)的領(lǐng)域，只有很少的專業(yè)模擬專家有所涉及。

　　Raghavan說(shuō)：“對(duì)于正常的體晶體管，通過(guò)亞閾值工作，可以讓能耗降低十倍。但是性能降低了100到1000倍，工藝變化的影響會(huì)非常大?！倍鴉inFET的出現(xiàn)會(huì)有所改變，Raghavan建議，“我們希望finFET能夠讓我們更好的控制Vt，亞閾值工作對(duì)性能造成的影響會(huì)小很多，可能只有50倍?！眮嗛撝倒ぷ麟m然可能一直需要進(jìn)行定制設(shè)計(jì)，但是至少會(huì)有較為廣泛的應(yīng)用。

　　亞時(shí)鐘電源選通和近閾值或者亞閾值工作為CMOS電路超低泄漏工作開(kāi)辟了新領(lǐng)域，但是極大的降低了速度，對(duì)電源供電結(jié)構(gòu)和設(shè)計(jì)工具提出了新要求。從這一角度，Muller把話題轉(zhuǎn)向了討論IC設(shè)計(jì)方法。但是在DAC的其他討論中，繼續(xù)對(duì)擴(kuò)展性能功耗曲線的討論。

　　大-?。憾嗪俗鳛楣?jié)能策略

　　在DAC計(jì)劃的異構(gòu)多核系統(tǒng)小組討論中，ARM的Carl Wilton介紹了公司的宏體系結(jié)構(gòu)計(jì)劃，降低高性能系統(tǒng)的系統(tǒng)功耗：大-小計(jì)算。

　　大-小方法（圖3 ）是一種多核體系結(jié)構(gòu)形式，內(nèi)核有相同的指令集，幾乎相同的狀態(tài)寄存器，但是有完全不同的功耗性能特性。在目前的實(shí)現(xiàn)中，這意味著高性能ARM? CortexTM A-15內(nèi)核簇，并配上高效的A-7內(nèi)核簇，都通過(guò)ARM連貫的互聯(lián)架構(gòu)進(jìn)行連接。

圖3 大-小結(jié)合連貫簇中的快速A-15和高效的星形A-7內(nèi)核

　　A-15具有連續(xù)的三路前端，可無(wú)序執(zhí)行，還具有深達(dá)24級(jí)的流水線，能夠提供服務(wù)器級(jí)的執(zhí)行速率。高速緩存結(jié)構(gòu)為其提供支持，用于為不斷出現(xiàn)的新指令提供服務(wù)。因此，運(yùn)行在A-15上的任務(wù)會(huì)執(zhí)行得非?？?。相比較而言，A-7是雙路、按序，相對(duì)簡(jiǎn)單的內(nèi)核，具有較淺的8-10級(jí)流水線。A-7執(zhí)行速度較慢，但是每次操作的能耗不到一半。

　　這里的想法是，僅在需求較高時(shí)使用A-15內(nèi)核，其他時(shí)間對(duì)其進(jìn)行電源選通：Muller的快速運(yùn)行和關(guān)斷的觀點(diǎn)。不需要A-15速率的任務(wù)可以運(yùn)行在A-7 CPU上，可以使用DVFS來(lái)減小每次任務(wù)時(shí)的能耗。結(jié)果是，系統(tǒng)能夠支持性能很高的突發(fā)，低功耗工作的時(shí)間很長(zhǎng)，甚至是SoC采用了高泄漏工藝制造的情況。

　　管理大-小系統(tǒng)的一種方法是使用靜態(tài)任務(wù)分配，把任務(wù)分成峰值性能和高能效兩部分，相應(yīng)的把任務(wù)分配給CPU。另一方法是通過(guò)功耗預(yù)知可視化層來(lái)控制系統(tǒng)。這一管理程序會(huì)認(rèn)為所有內(nèi)核功能等價(jià)，這些內(nèi)核工作后，完全根據(jù)性能需求，把線程分配給CPU，以滿足線程的性能要求，實(shí)現(xiàn)最佳總能耗。這種設(shè)計(jì)會(huì)在管理程序和移動(dòng)任務(wù)上消耗額外的能量，但是，能夠動(dòng)態(tài)響應(yīng)環(huán)境的變化，或者使用模型的變化。

　　ARM的IP，您的難題

　　除了電路級(jí)極低電壓工作方法，以及系統(tǒng)級(jí)降低每次任務(wù)的能耗方法，ARM還建議了一種寬范圍執(zhí)行選擇。但是，CPU并不是系統(tǒng)解決方案。對(duì)于系統(tǒng)設(shè)計(jì)人員，ARM的IP仍然是難度很大的任務(wù)。

　　在超低能耗方面，系統(tǒng)設(shè)計(jì)人員的難題是規(guī)劃工作，近閾值或者亞閾值工作的khz時(shí)鐘應(yīng)能滿足計(jì)算的最低要求。在大-小系統(tǒng)中，對(duì)系統(tǒng)建模，使用模式就可以知道每一任務(wù)的實(shí)際性能，而這是一個(gè)主要的問(wèn)題。而第二個(gè)難題是，怎樣找到一種方法將信息隨時(shí)傳遞給任務(wù)管理程序。

　　ARM的方向是同時(shí)擴(kuò)展性能功耗曲線的低端，提供一種方法在更長(zhǎng)的曲線上拉伸系統(tǒng)。但是，具體實(shí)現(xiàn)仍然是系統(tǒng)設(shè)計(jì)人員的任務(wù)。