TLK1002A是一款單芯片雙信號調(diào)理收發(fā)器。

該芯片支持1.0 Gbps至1.3 Gbps的數(shù)據(jù)速率。片上時鐘生成鎖相環(huán)（PLL）從外部施加的參考時鐘生成所需的半速率時鐘。該參考時鐘約等于數(shù)據(jù)速率的十分之一。兩個接收數(shù)據(jù)流的頻率可能高達±200 ppm。

兩條數(shù)據(jù)路徑實現(xiàn)相同。實現(xiàn)的輸入緩沖器提供400 mVp-p差分的輸入靈敏度。

數(shù)據(jù)路徑可容忍高達0.606 UI的總輸入抖動??。通過鎖相環(huán)（PLL）電路執(zhí)行信號重新定時。重新定時的輸出信號被饋送到VML輸出緩沖器，它在外部2x50上提供典型1600mVp-p差分的輸出幅度負載。

TLK1002A只需要一個1.8 V的電源電壓。堅固的設(shè)計避免了特殊片外電源濾波的必要性。

先進的低功耗CMOS設(shè)計可實現(xiàn)低功耗。