DS90CF366 +3.3V LVDS 接收器 18 位平板顯示 (FPD) 鏈接 - 85 MHz

數(shù)據(jù)： DS90CF3x6 3.3-V LVDS Receiver 24-Bit Or 18-Bit Flat Panel Display (FPD) Link, 85 MHz 數(shù)據(jù)表

描述

DS90CF386接收器將四個LVDS（低壓差分信號）數(shù)據(jù)流轉換回并行的28位LVCMOS數(shù)據(jù)。同樣可用的DS90CF366接收器可將三個LVDS數(shù)據(jù)流轉換回并行的21位LVCMOS數(shù)據(jù)。兩個接收器的輸出在下降沿頻閃。上升沿或下降沿選通發(fā)送器將與下降沿選通接收器互操作，無需任何轉換邏輯。

接收器LVDS時鐘的工作速率為20 MHz至85 MHz。器件鎖相到輸入LVDS時鐘，對LVDS數(shù)據(jù)線上的串行位流進行采樣，并將它們轉換為并行輸出數(shù)據(jù)。在輸入時鐘頻率為85 MHz時，每個LVDS輸入線以595 Mbps的比特率運行，DS90CF386的最大吞吐量為2.38 Gbps，DS90CF366的最大吞吐量為1.785 Gbps。

使用這些串行鏈路器件非常適合解決與在寬，高速并行LVCMOS接口上傳輸數(shù)據(jù)相關的EMI和電纜尺寸問題。兩種器件均采用TSSOP封裝。 DS90CF386還采用64引腳，0.8 mm，細間距球柵陣列（NFBGA）封裝，與56引腳TSSOP封裝相比，PCB占位面積減少了44％。

特性

20 MHz至85 MHz移位時鐘支持
Rx功耗<142 mW（典型值）< br> 85-MHz灰度
Rx掉電模式<1.44 mW（最大值）
ESD額定值> 7 kV（HBM），> 700 V（EIAJ）< /li>
支持VGA，SVGA，XGA和單像素
SXGA
PLL無需外部元件
兼容TIA /EIA-644 LVDS標準
薄型56引腳或48引腳TSSOP封裝
DS90CF386還提供64引腳，0.8 mm，精細間距球柵陣列（NFBGA）封裝

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?