對(duì)于FPGA的學(xué)習(xí)者而言，怎樣學(xué)習(xí)FPGA是大家爭論不斷的。有的認(rèn)為要先學(xué)習(xí)語言，也就是HDL硬件描述語言；也有的說要先學(xué)習(xí)數(shù)電、模電，沒有這些知識(shí)，就算學(xué)會(huì)了語言，以后的學(xué)習(xí)也會(huì)非常艱難。但是唯一大家都認(rèn)可的是掌握FPGA的基本結(jié)構(gòu)。

　　我們先來看看FPGA的家譜。什么電子工藝的發(fā)展，電子管、晶體管、集成電路這些就不說了。直接從ASIC（專用集成電路）開始，它的出現(xiàn)，降低了產(chǎn)品的成本、縮小的設(shè)計(jì)的物理尺寸、增加了系統(tǒng)的穩(wěn)定性（低、小、穩(wěn)）。但是它也有一定的局限性，設(shè)計(jì)周期長，靈活性差，改版投資大（貴、繁、久）。人們希望有一種更靈活的設(shè)計(jì)方法，在實(shí)驗(yàn)室就能設(shè)計(jì)、更改大規(guī)模數(shù)字邏輯，研制自己的ASIC，并馬上投入使用，因此就有了可編程邏輯的基本思想。

　　一.可編程邏輯器件

　　可編程邏輯器件指通過軟件手段，更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元，完成既定設(shè)計(jì)功能的數(shù)字集成電路。

　　可編程邏輯器件可以分為：PAL/GAL、CPLD、FPGA。

　　PAL/GAL：（Programmable Array Logic）可編程陣列邏輯，（Generic Array Logic）通用可編程陣列邏輯。大多基于E^2CMOS工藝，結(jié)構(gòu)簡單，邏輯單元密度低，僅能適用于一些簡單的數(shù)字邏輯電路。

　　CPLD：（Complex Programmable Array Logic）復(fù)雜的可編程陣列邏輯。它是在PAL/GAL的基礎(chǔ)上發(fā)展起來的，多數(shù)采用E^2COMS工藝、少數(shù)采用Flash工藝。當(dāng)然它的邏輯功能有了大幅度的提升，可以完成邏輯設(shè)計(jì)中較高速、較復(fù)雜的邏輯功能。

　　FPGA：（Field Pragrammable Gate Array）現(xiàn)場可編程邏輯陣列。它是在CPLD的基礎(chǔ)上發(fā)展起來的，一般采用SRAM工藝，有的也采用Flash工藝或反熔絲工藝。它的集成度很高?？梢酝瓿蓸O其復(fù)雜的時(shí)序與組合邏輯電路功能，適用與高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。

　　二.FPGA的基本結(jié)構(gòu)

　　簡化的FPGA基本由6部分組成：可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元、內(nèi)嵌專用硬核。下面分別來解釋說明這幾個(gè)部分。

　　1.可編程輸入/輸出單元：簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對(duì)輸入/輸出信號(hào)的驅(qū)動(dòng)與匹配需求。目前大多數(shù)FPGA的I/O單元被設(shè)計(jì)為可編程模式，即可通過軟件的配置，適配不同的電氣標(biāo)準(zhǔn)與I/O物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動(dòng)電流的大小等。

　　上面的一些概念，現(xiàn)在讀不懂沒關(guān)系，隨著學(xué)習(xí)的深入，再回過頭來看，會(huì)加深理解?，F(xiàn)在只需要知道FPGA的靈活性其中一方面體現(xiàn)在I/O接口上面，原因是可通過軟件編程配置。

　　2.基本可編程邏輯單元：它是可編程邏輯的主體，可以根據(jù)設(shè)計(jì)靈活地改變其內(nèi)部連接與配置，完成不同的邏輯功能。FPGA的基本可編程邏輯單元幾乎都是由查找表LUT和寄存器Reg組成的。FPGA一般依賴查找表完成組合邏輯功能，依賴寄存器完成同步時(shí)序邏輯設(shè)計(jì)。Altera可編程邏輯單元通常被稱為LE（logic Element，邏輯單元），1個(gè)LUT+1個(gè)Reg構(gòu)成。若干個(gè)LE有機(jī)的組合起來，構(gòu)成更大的功能單元，邏輯陣列模塊LAB（Logic Array Bolck），LAB中除了LE還包含LE間的進(jìn)位鏈、LAB控制信號(hào)、局部互聯(lián)線資源、LUT級(jí)聯(lián)鏈，寄存器級(jí)聯(lián)鏈等連線與控制資源。Xilinx的可編程邏輯單元叫Slice，被稱為LC（Logic Cell，邏輯單元）。Lattice的底層邏輯單元叫PFU（Programmable Function Unit，可編程功能單元）。

　　這段大家只需要知道FPGA是基于LUT和寄存器的就可以了，當(dāng)然你或許之前就已經(jīng)知道這點(diǎn)，但我相信你看過之后的理解和之前是不一樣的。

　　3.嵌入式塊RAM：FPGA內(nèi)部嵌入可編程RAM模塊，大大拓展了FPGA的應(yīng)用范圍和使用的靈活性。體現(xiàn)為單口RAM、雙口RAM、CAM、FIFO等常用的存儲(chǔ)結(jié)構(gòu)，想必大家已經(jīng)十分熟悉了。FPGA中沒有ROM資源，ROM的實(shí)現(xiàn)本質(zhì)也是RAM。

　　4.豐富的布線資源：布線資源連通FPGA內(nèi)部所有單元，連線的長度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。

　　a.全局性的專用布線資源：用以完成器件內(nèi)部的全局時(shí)鐘和全局復(fù)位/置位的布線。

　　b.長線資源：完成器件Bank（分區(qū)）間的一些高速信號(hào)和一些第二全局時(shí)鐘信號(hào)的布線。

　　c.短線資源：完成基本邏輯單元之間的邏輯互聯(lián)與布線。

　　另外還有各式各樣的布線資源和專用時(shí)鐘、復(fù)位等控制信號(hào)線。

　　5.底層嵌入功能單元：底層嵌入功能單元的概念比較籠統(tǒng)，這里指那些通用程度較高的嵌入式功能模塊、入PLL、DSP、CPU等。隨著FPGA的發(fā)展，這些模塊越來越多地嵌入到FPGA的內(nèi)部，以滿足不同場合的需求。

　　6.內(nèi)嵌專用硬核：這里說的硬核主要指那些通用性較弱，不是所有FPGA器件都包含硬核（Hard Core）。FPGA和CPLD為通用邏輯器件是相對(duì)于集成電路ASIC而言的。FPGA內(nèi)部也有兩個(gè)陣營：一方面是通用性較強(qiáng)，目標(biāo)市場范圍很廣，價(jià)格適中的FPGA；兩一方面是針對(duì)性較強(qiáng)，目標(biāo)市場明確，價(jià)格較高的FPGA。