嵌人式丁業(yè)控制系統(tǒng)的突出特點是在高低溫、高電磁輻射環(huán)境下的抗干擾性和可靠穩(wěn)定性。和PLC系統(tǒng)相比。其明顯的優(yōu)點是處理速度快、方便進行工業(yè)以太網(wǎng)的組建、編程方便、通用性好，而且價格僅僅是PLC的幾分之一，具有很好的發(fā)展前景。本論文主要論述了以EP9315和MAX2_EPM240為核心的嵌入式輸入輸出系統(tǒng)的設計。

1、系統(tǒng)構成

整個嵌入式輸入輸出系統(tǒng)分為嵌入式系統(tǒng)、應用模塊（即輸入輸出模塊）和轉(zhuǎn)換模塊三部分，總體結構如圖1所示。

圖1系統(tǒng)結構框圖

1．1 嵌入式系統(tǒng)

本設計選擇Cirrus Logic公司高性能的ARM9嵌入式微處理器EP9315．該微處理器具有ARM920T內(nèi)核所有的優(yōu)異性能。豐富的集成外設接口包括以太網(wǎng)MAC、串口，2．0全速HOST USB、專用SDRAM通道的LCD接口、觸摸屏接口等。

Cirrus logic公司為用戶提供了基于該處理器的全功能開發(fā)板。配合Windows CE．net嵌入式操作系統(tǒng)，系統(tǒng)開發(fā)效率高、運行穩(wěn)定，為工業(yè)控制提供了可靠的系統(tǒng)平臺?；诙ㄖ频腤inCE操作系統(tǒng)實現(xiàn)工業(yè)控制中應用模塊的專用驅(qū)動，提高嵌入式系統(tǒng)的通用性。

本文所述系統(tǒng)應用了開發(fā)板豐富的集成外設接口。通過串口進行eboot下載；通過以太網(wǎng)進行操作系統(tǒng)內(nèi)核和應用程序的下載，并實現(xiàn)以太網(wǎng)通信；HOST USB接鼠標方便用戶操作；LCD屏實現(xiàn)顯示，觸摸屏接口實現(xiàn)面板觸摸操作。

1．2轉(zhuǎn)換模塊的設計

轉(zhuǎn)換模塊用于將開發(fā)板上需要用到的信號線引出，主要包括數(shù)據(jù)線、地址線和部分I/O控制信號（如nWR，nRD，NCS3，nWAIT等）。在轉(zhuǎn)換模塊中主要用到了電平轉(zhuǎn)換驅(qū)動芯片74LVXC4245，其作用包括：（1）改善信號的質(zhì)量；（2）抗干擾；（3）實現(xiàn)電平轉(zhuǎn)換；（4）提高EP9315管腳的驅(qū)動能力。

1．3基于CPLD的輸入輸出模塊的設計

1．3．1輸入輸出模塊的設計思想

在工業(yè)應用現(xiàn)場，輸人/輸出模塊通常包括數(shù)字量輸入模塊、數(shù)字量輸出模塊、數(shù)字量輸入/輸出模塊、模擬量輸入模塊、模擬量輸出模塊、模擬量輸入/輸出模塊等。

考慮到不同應用系統(tǒng)復雜程度不同，因而對輸入輸出端口的需求也就不同。為了能根據(jù)實際需要靈活添加不同種類的輸入輸出模塊，設計時采用了如下思想：

ARM9的數(shù)據(jù)總線、地址總線和控制總線同時和多個插槽相連接，并且給每個插槽賦予一個固定的地址，稱為插槽地址，各類模塊可插入任何一個插槽。

各類輸入/輸出模塊均基于CPLD進行開發(fā)設計，實現(xiàn)對外界系統(tǒng)的檢測與控制。但對于不同的輸入輸出應用系統(tǒng)而言，其輸入信號以及輸出信號特性各異，表現(xiàn)出復雜性。設計時必須考慮到上述復雜性，根據(jù)實際情況，對相應輸入輸出信號進行信號調(diào)理。為了保證輸入輸出模塊和ARM9主控器連接的穩(wěn)定性和快速性，采用了總線方式的擴展：將CPLD掛在ARM9的BANK3空間，連接11根地址線，16根數(shù)據(jù)線，以及相應的控制線（包括nRD、nWR、nCS3、nWAIT）。各類輸入/輸出模塊總體設計框圖可如圖2表示。

圖2輸入輸出模塊結構框圖

信號條理電路的主要功能為：實現(xiàn)對各類輸入信號的凋理，使之滿足CPLD輸入管腳的電氣要求；實現(xiàn)對CPLD輸出信號的調(diào)理，使之滿足應用系統(tǒng)的電氣要求。CPLD總線功能：通過各類總線建立CPLD與ARM9之19的信號聯(lián)系，實現(xiàn)CPLD與ARM9之間的通信。

因各類模塊可插入任何一個插槽，為了實現(xiàn)不同種類的模塊的自動識別，通過硬件設計語言賦予每類模塊一個ID碼。ARM通過“讀ID碼地址”讀取ID碼，即可判斷是何種模塊。隨后即可根據(jù)模塊類型實行對應的操作。

1．3．2 CPLD的選用端口數(shù)據(jù)。

Altera公司的MAXII器件采用了全新的CPLD結構，比以往的MAX器件具有更高的性價比、更低的功耗、更大的容量，使其成為復雜控制應用的理想方案?？紤]到輸入輸出模塊的功能相對簡單，不需要大量的復雜運算，本系統(tǒng)選用容量相對較小的EPM240進行設計。

1．3．3 CPLD的軟件設計

為了通過ARM9的地址總線、數(shù)據(jù)總線和控制總線實現(xiàn)對輸入輸出模塊的讀寫控制，必須根據(jù)ARM9的讀寫時序圖對輸入輸出模塊的CPLD進行硬件語言編程設計。

輸入模塊關鍵代碼如下：

assign data_bus=（（～（RDICS））&（address==baddr［10：5］）&（haddr［4：0］==5‘b00000））？16’b0000000011011111：16‘bz；

assign data_bus=（（~（RDICS））&（address==baddr［10：5］）&（baddr［4：0］==57b00100））？dc24v_in：16’bz；

程序中第一個assign語句功能：當?shù)刂房偩€的低五位為5‘b00000，即為“讀模塊ID碼地址”，就向數(shù)據(jù)總線輸出該模塊的ID碼。

第二個assign語句功能：當?shù)刂房偩€的低五位為5“b00100，即為“讀模塊數(shù)據(jù)地址”，就將模塊輸入端口數(shù)據(jù)讀入數(shù)據(jù)總線。

輸入模塊Quatuttis II仿真結果如圖3所示。從圖中可以看出，當?shù)刂房偩€的低五位地址為5’b00100時，模塊輸入端口數(shù)據(jù)（de24v_in）被讀入到數(shù)據(jù)總線（data_bus）。

圖3輸入模塊仿真時序圖

同理，可進行輸池模塊設計，關鍵代碼如下：

always @ （posedge pro_clk） begin

if（（-WRITS））&（address==baddr ［10：5］）&（bad&［4：0］==5‘00010））begin

mem_data［ i ］=data_bus；

i=i+1;

if（（mem data ［0］==mem_data［1］）&（mem_data［1］==mem_data［2］）&（mem_data［2］==

mem_data［3］）） begin

relay_reg = mem_data［0］；

end

end

end

assign relay = relay_reg;

assign led = ~relay_reg;

assign data_bus = （（~（RDICS））&（address==baddr［10:5］）&（baddr［4:0］==5’b00000））？16‘b0000000011011110:16’bz;

程序中alwavs語句功能：當?shù)刂房偩€的低五位為5‘b00010，即為“寫模塊數(shù)據(jù)地址”，就將數(shù)據(jù)總線數(shù)據(jù)寫入到寄存器mem_data［］。為了增強抗干擾能力，程序中采取了連續(xù)讀取四次數(shù)據(jù)總線數(shù)據(jù)并判斷是否一致，若一致，才更新模塊輸出端口數(shù)據(jù)。

程序中第三個assign語句功能：當?shù)刂房偩€的低五位為5’b00000，即為“讀模塊ID碼地址”，就向數(shù)據(jù)總線輸出該模塊的ID碼。

輸出模塊Quarutu。II仿真結果如圖4所示。從圖中可以看出，當?shù)刂房偩€的低五位為5‘b00100時，數(shù)據(jù)總線（data_bus）被寫入到模塊輸出端口（relay）。

圖4輸出模塊仿真時序圖

2、 系統(tǒng)軟件設計

2．1驅(qū)動程序設計思想

輸入輸出模塊驅(qū)動程序基于流接口驅(qū)動程序類型進行設計。驅(qū)動程序的設計一方面應根據(jù)實現(xiàn)功能考慮到物理地址的合理分配，另一方面應考慮到與應用程序的接口。下面就圍繞這兩個方面具體論述驅(qū)動程序的設計思想。

2．1．1物理地址的合理分配

對輸入模塊，包含有如下兩種操作。（1）讀lD碼；（2）讀取輸入端口數(shù)據(jù)。對輸出模塊，包含有如下兩種操作。（1）讀ID碼；（2）寫數(shù)據(jù)至輸出端口。

為了保證驅(qū)動程序的通用行，即是說，對插入某個插槽的模塊，無論是是輸入模塊，還是輸出模塊，驅(qū)動程序結構是一樣的。可對每個插槽分配三個物理地址，包括讀取ID碼地址（簡稱“ID地址”）、讀取輸人模塊數(shù)據(jù)地址（簡稱“讀地址”）、寫數(shù)據(jù)至輸出模塊地址（簡稱“寫地址”）。應用程序通過“ID地址”讀取的ID碼數(shù)據(jù)判斷模塊的類型，進而通過“讀地址”對輸入模塊進行讀操作，或是通過“寫地址”對輸出模塊進行寫操作。對輸入輸出模塊的讀寫操作包含字操作、字節(jié)操作、位操作三種方式，可在驅(qū)動程序中通過“與運算和移位運算”變換實現(xiàn)。對每一插槽，三個物理地址可如表1分配：

表1應用模塊物理地址分配

在初始化函數(shù)（IO_Init）中，通過函數(shù)VirtualAlloc（）和VirtualCopy（）把EP9315針對輸入輸I葉J模塊的物理地址和操作系統(tǒng)的虛擬空間聯(lián)系起來，實現(xiàn)地址映射。

2．1．2輸入輸出模塊讀寫操作實現(xiàn)

操作輸入輸出模塊的應用程序流程可簡述如下［3］：發(fā)送“讀模塊ID命令碼”-》接收驅(qū)動程序返回數(shù)據(jù)（即模塊ID碼）-》根據(jù)模塊ID碼判斷模塊類型（輸入模塊還是輸出模塊）-》根據(jù)模塊具備功能發(fā)相關命令碼進行模塊讀操作或?qū)懖僮鳎òㄗ植僮?、字?jié)操作和位操作三種情況）。

驅(qū)動程序設計思路如下：在寫函數(shù)（IO_WRITE）中實現(xiàn)功能為：接受命令碼，并將命令碼存入某指定變量一判斷命令碼是否是寫命令碼一若是就執(zhí)行寫操作（包括字操作、字節(jié)操作和位操作三種情況）。在讀函數(shù)（IO_READ）中實現(xiàn)功能為：判斷命令碼是否是讀命令碼一若是就執(zhí)行讀操作并返回讀取的數(shù)據(jù)（包括字操作、字節(jié)操作和位操作三種情況）。

2．1．3輸入輸出模塊讀寫脈寬的調(diào)整

EP9315在WinCE操作系統(tǒng)下主頻達到200MHz，總線頻率為100MHz，外設時鐘為50MHz，因而，EP9315發(fā)出的讀寫及使能信號脈寬不足50ns?？梢酝ㄟ^改變EP9315的BANK3上的讀寫時序．使其能和CPLD交互。具體可通過設置應用模塊地址空間存儲空問讀寫特性寄存器SMCBCR3中等待時間位WST1和WST2實現(xiàn)。

若SMCBCR3的代碼設置為：SMCBCR3=2000ffef實現(xiàn)功能為：設置nCS3數(shù)據(jù)寬度為32bits，讀寫脈寬為320ns。這種設置使得CPLD擁有較低的總線頻率，滿足對CPLD的讀寫時序要求。

3 、小結

本文作者創(chuàng)新點是基于MAX2_EPM240進行了輸入輸出模塊的硬件軟件設計，在Windows CE．net操作系統(tǒng)下，實現(xiàn)了EP9315嵌入式系統(tǒng)對輸入輸出模塊的控制，且可根據(jù)實際需要，靈活選用各類模塊。該系統(tǒng)功耗低、穩(wěn)定性好，適合工業(yè)控制中的運用。

責任編輯：gt