1、 引言

FPGA/CPLD技術(shù)是近年來(lái)計(jì)算機(jī)與電子技術(shù)領(lǐng)域的又一場(chǎng)新的革命，為了保護(hù)知識(shí)產(chǎn)權(quán)，出現(xiàn)了各種層次的針對(duì)FPGA的安全加密技術(shù)。常用的方法有：硬件加密法，軟件加密法，可重構(gòu)加密法等。然而在傳統(tǒng)的許多加密技術(shù)中，人們通常能夠通過(guò)對(duì)代碼的跟蹤、分析和PCB板的復(fù)制，而實(shí)現(xiàn)硬件和軟件的非法拷貝。為了進(jìn)一步提高數(shù)字系統(tǒng)的安全性，本文論述了一種基于SHA加密算法的，采用FPGA和DS2432實(shí)現(xiàn)的硬件加密技術(shù)。不但實(shí)現(xiàn)簡(jiǎn)單而且可有效降低硬件仿制的可能性。

2、 IFF的概念

IFF（Identification Friend or Foe）的字面含義為身份鑒別，等效電路如圖1所示：

圖1 身份鑒別等效電路

在FPGA正式工作前，首先要完成與加密芯片的指令問(wèn)答，共分如下幾步：

（1）FPGA執(zhí)行隨機(jī)數(shù)產(chǎn)生器（RNG），產(chǎn)生一個(gè)隨即數(shù)Q，并把它送往安全EEPROM中。

（2）安全EEPROM利用僅對(duì)設(shè)計(jì)者開(kāi)放的密鑰，使用HASH函數(shù)，進(jìn)行安全散列算法，對(duì)Q進(jìn)行加密，產(chǎn)生一個(gè)信息A。

（3）FPGA使用相同的密鑰產(chǎn)生期望的信息E，與來(lái)自安全EEPROM的實(shí)際信息A進(jìn)行比較。

（4）如果期望的信息E和實(shí)際的信息A相同，則表明這個(gè)設(shè)計(jì)是一個(gè)Friend，否則這個(gè)設(shè)計(jì)是一個(gè) Foe，因?yàn)檫@個(gè)系統(tǒng)的非法拷貝可能已經(jīng)發(fā)生。

（5）最后，F(xiàn)PGA必須按以下方式進(jìn)行設(shè)計(jì)：如果Foe被檢測(cè)到，系統(tǒng)停止運(yùn)行，或者以減少的功能運(yùn)行，只有系統(tǒng)被檢測(cè)為Friend時(shí)，用戶設(shè)計(jì)的功能才能正常的運(yùn)行。

3、SHA-1算法

SHA-1算法即是安全散列算法，該算法采用十六個(gè)32位字 （0≤t≤15）作為輸入數(shù)據(jù)，可用于計(jì)算讀驗(yàn)證頁(yè)命令，這十六個(gè)32位字來(lái)自于密鑰、存儲(chǔ)器等相關(guān)數(shù)據(jù)以一定的函數(shù)關(guān)系生成。SHA算法還涉及到一個(gè)稱為 （0≤t≤79）的八十個(gè)32位字的序列，一個(gè)稱為Kt （0≤t≤79）的八十個(gè)32位字的序列，一個(gè)布爾函數(shù)ft （B，C，D） （0≤t≤79），其中B、C和D為32位字，以及另外三個(gè)32位字，稱為A，E和TEMP。它們的定義如下：

函數(shù)ft （B，C，D） = （B∧C）∨（（B\）∧D） （0≤t≤19）

B C D （0≤t≤39）

（B∧C）∨（B∧D）∨（C∧D） （40≤t≤59）

B C D （0≤t≤79）

序列 = （0≤t≤15）

（16≤t≤79）

序列Kt = 5A827999h （0≤t≤19）

6ED9EBA1h （20≤t≤39）

8F1BBCDCh （40≤t≤59）

CA62C1D6h （60≤t≤79）

變量A、B、C、D、E初始化如下：

A = 67452301h

B = EFCDAB89h

C = 98BADCFEh

D = 10325476h

E = C3D2E1F0h

當(dāng)t從0循環(huán)至79，執(zhí)行了下面的的一系列計(jì)算后，160位的MAC是A、B、C、D和E的串聯(lián)（不考慮任何進(jìn)位）：

主機(jī)通過(guò)讀驗(yàn)證頁(yè)命令讀取MAC，與主機(jī)本身計(jì)算的MAC值進(jìn)行比較，以判斷是否有非法拷貝產(chǎn)生。

4、DS2432的硬件配置和功能描述

DS2432是一個(gè)具有SHA-1引擎、支持1-wire總線的EEPROM存儲(chǔ)器，主要用于數(shù)字系統(tǒng)的加密、計(jì)數(shù)等。

（1）硬件配置

DS2432與外界通過(guò)1-wire端口進(jìn)行通信，其內(nèi)部等效電路如圖2所示：

圖2 硬件配置及內(nèi)部等效電路

由于1-Wire總線只定義了一條數(shù)據(jù)線，所以，保證在適當(dāng)?shù)臅r(shí)間驅(qū)動(dòng)總線上的每個(gè)器件非常重要，為了達(dá)到這一目的，接在1-Wire總線上的每個(gè)器件都必須漏極開(kāi)路和三態(tài)輸出。具體內(nèi)容可參閱DS2432的數(shù)據(jù)手冊(cè)。

（2）功能描述

DS2432有五個(gè)主要的數(shù)據(jù)部件：1）64位光刻ROM，2）64位暫存器，3）四個(gè)32字節(jié)的EEPROM頁(yè)，4）64位寄存器，5）64位密鑰存儲(chǔ)器和一個(gè)512位的SHA-1（安全散列算法）引擎。DS2432根據(jù)自己的密鑰、指定存儲(chǔ)器頁(yè)的所有數(shù)據(jù)、自身的注冊(cè)碼和一個(gè)3個(gè)字節(jié)的質(zhì)詢碼來(lái)計(jì)算MAC，主機(jī)通過(guò)讀驗(yàn)證頁(yè)命令可以獲得全部或部分存儲(chǔ)器頁(yè)的數(shù)據(jù)和一個(gè)MAC。利用MAC，主機(jī)能夠判定存儲(chǔ)在DS2432中的密鑰是否對(duì)某個(gè)特定的功能有效。

5、DS2432在Xilinx FPGA 中的應(yīng)用

把IFF概念應(yīng)用于DS2432的安全EEPROM中，一種高級(jí)別的安全加密方法便獲得了實(shí)際的應(yīng)用，如圖3所示：

圖3 DS2432在系統(tǒng)中的實(shí)際應(yīng)用

DS2432安全EEPROM與一個(gè)Xilinx FPGA之間的連接框圖勾畫了這種加密技術(shù)的思維方法。首先，F(xiàn)PGA從flash ROM中讀取程序進(jìn)行自我配置，當(dāng)配置完成后，用戶設(shè)計(jì)自動(dòng)的處于禁止?fàn)顟B(tài)。然后，F(xiàn)PGA通過(guò)1-wire總線送給DS2432三個(gè)字節(jié)的隨機(jī)質(zhì)詢碼，并讀取DS2432內(nèi)部存儲(chǔ)器的相關(guān)數(shù)據(jù)，DS2432和FPGA共同使用一個(gè)只有設(shè)計(jì)者本人知道的64位密鑰，結(jié)合相關(guān)數(shù)據(jù)，利用SHA-1算法，分別計(jì)算出各自的MAC值。最后，F(xiàn)PGA從DS2432中讀取MAC與自己計(jì)算的MAC進(jìn)行比較來(lái)判斷通信是否成功。

其工作流程如圖4所示：

圖4 系統(tǒng)身份驗(yàn)證工作流程

由于質(zhì)詢碼是由FPGA隨機(jī)產(chǎn)生的，通信是否成功的判斷在FPGA的內(nèi)部進(jìn)行，使得系統(tǒng)具有較高的抗追蹤性，也使一些使用復(fù)制DS2432來(lái)破解系統(tǒng)失去了理論上的可操作性。

6、結(jié)束語(yǔ)

利用FPGA內(nèi)部的數(shù)據(jù)加密內(nèi)核，使FPGA完成與DS2432通信后的判斷在FPGA內(nèi)部進(jìn)行，這樣就避免了在一些小的系統(tǒng)設(shè)計(jì)中通過(guò)破譯程序的機(jī)器碼而獲得程序的解密。并且，由于從FPGA配置信息中獲取相應(yīng)的硬件描述語(yǔ)言代碼是非常困難的事情，因此在一個(gè)由FPGA和單片機(jī)構(gòu)成的電子系統(tǒng)中，這樣的加密方法具有重要的意義和使用價(jià)值。

本文的創(chuàng)新點(diǎn)：利用FPGA內(nèi)部的數(shù)據(jù)加密內(nèi)核和由其產(chǎn)生的隨機(jī)質(zhì)詢碼，通過(guò)SHA-1算法計(jì)算出相應(yīng)的MAC值，并且在FPGA內(nèi)部完成指令問(wèn)答的過(guò)程，有效降低了硬件仿制的可能性。

責(zé)任編輯：gt