今天與小芯片（Chiplet）相關(guān)的成功案例并不多，原因很簡單 - 幾乎沒有為如何連接它們定義的標(biāo)準(zhǔn)接口。

實(shí)際上，使用它們的唯一方法是使用專有接口和協(xié)議控制接口的兩端。唯一的例外是HBM2的定義，它使大量第三方DRAM能夠連接到具有高帶寬且功耗顯著低于芯片到芯片連接的邏輯器件。

小芯片的概念其實(shí)很簡單，就是硅片級別的重用。設(shè)計(jì)一個(gè)系統(tǒng)級芯片，以前的方法是從不同的IP供應(yīng)商購買一些IP，軟核（代碼）或硬核（版圖），結(jié)合自研的模塊，集成為一個(gè)SoC，然后在某個(gè)芯片工藝節(jié)點(diǎn)上完成芯片設(shè)計(jì)和生產(chǎn)的完整流程。未來，對于某些IP，你可能不需要自己做設(shè)計(jì)和生產(chǎn)了，而只需要買別人實(shí)現(xiàn)好的硅片，然后在一個(gè)封裝里集成起來，形成一個(gè)SiP（System in Package）。所以chiplet也是一種IP，但它是以硅片的形式提供的。

這與設(shè)計(jì)和制造印刷電路板（PCB）的方式非常相似，只有一切都在一個(gè)封裝內(nèi)發(fā)生。當(dāng)所有裸片由同一公司設(shè)計(jì)和制造并且可以對所有裸片進(jìn)行修改時(shí)，這被稱為3D設(shè)計(jì)。

如果沒有標(biāo)準(zhǔn)，市場將無法實(shí)現(xiàn)?！澳惚仨殦碛行酒蚐oC之間連接所必需的行業(yè)標(biāo)準(zhǔn)，” eSilicon戰(zhàn)略和產(chǎn)品副總裁Hugh Durdan說。“除非有標(biāo)準(zhǔn)，否則你將永遠(yuǎn)不會在小芯片和人們想要的其他SoC之間擁有必要的互操作性。HBM是芯片到芯片封裝內(nèi)接口的一個(gè)很好的例子，并且非常成功?！?/p>

這些接口會是什么樣子？Netronome的硅架構(gòu)程序管理主管Bapi Vinnakota說：“它們位于板和模上接口之間?！薄八哂邪迨浇涌诘囊恍┨匦?，比如必須有傳輸大量數(shù)據(jù)的機(jī)制，但需要像on-die接口那樣具有低延遲。該接口是在板級和裸片級工作的混合?！?/p>

選擇接口

Marvell于2015年推出了模塊化芯片（MoChi）架構(gòu)，這是一種基于Kandou總線接口的小芯片模型，并且它一直在內(nèi)部使用該方法用于自己的產(chǎn)品。

“我們遇到的第一個(gè)問題是選擇接口 - 什么是運(yùn)行芯片間通信的最佳IP，”Marvell的網(wǎng)絡(luò)CTO Yaniv Kopelman說。“我們想要在有機(jī)基板上運(yùn)行而不是內(nèi)插器或者是InFO（臺積電的集成扇出）類型的封裝，因?yàn)槲覀儾幌胍叱杀痉庋b，我們不希望與單個(gè)供應(yīng)商綁定。第二個(gè)問題是架構(gòu)。使用小芯片，您必須在中間劃分IP。問題是在哪里切割以及如何開發(fā)架構(gòu)，以便你可以在需要時(shí)切換CPU。為此，你必須查看組件的延遲并處理邏輯實(shí)現(xiàn)。第三個(gè)挑戰(zhàn)是將這一切投入生產(chǎn)。在一個(gè)演示中構(gòu)建IP很容易，但從那里到生產(chǎn)有價(jià)值的東西還有很長的路要走?！?/p>

現(xiàn)在，在專用新接口出現(xiàn)的同時(shí)，正在使用通常為其他目的定義的現(xiàn)有接口。CadenceIP Group的高級產(chǎn)品管理集團(tuán)總監(jiān)Rishi Chugh 提供了一些例子。“ 芯片互聯(lián)網(wǎng)論壇（OIF）有針對小芯片和JEDEC委員會的舉措。還有像英特爾這樣的組織，它擁有高級接口總線（AIB），而英特爾則愿意提供規(guī)范。“

新的CEI-112G-XSR（超短距離）項(xiàng)目也旨在實(shí)現(xiàn)OIF項(xiàng)目旨在實(shí)現(xiàn)光學(xué)引擎內(nèi)部或芯片之間的封裝內(nèi)互連，具有高吞吐量密度和低標(biāo)準(zhǔn)化功率，最大可達(dá)50 mm。系統(tǒng)級封裝（SIP）設(shè)計(jì)導(dǎo)致需要在有機(jī)封裝襯底上的多個(gè)芯片之間支持多達(dá)50mm的跡線長度。以支持混合技術(shù)，特別是用于構(gòu)建光學(xué)引擎。封裝基板。

英特爾的AIB是一種芯片到芯片的PHY級標(biāo)準(zhǔn)，它采用模塊化方法進(jìn)行系統(tǒng)設(shè)計(jì)，并具有芯片級知識產(chǎn)權(quán)（IP）模塊庫。

“AIB使用時(shí)鐘轉(zhuǎn)發(fā)的并行數(shù)據(jù)傳輸機(jī)制，類似于DDR DRAM接口，”Chugh解釋說?！八c工藝和封裝技術(shù)無關(guān)，可以利用英特爾的嵌入式多模互連橋（EMIB）或臺積電的CoWoS（芯片對基板的芯片）等技術(shù)?！?/p>

Intel現(xiàn)在免費(fèi)提供了AIB接口許可，以實(shí)現(xiàn)廣泛的小芯片，設(shè)計(jì)方法或服務(wù)提供商，代工廠，封裝和系統(tǒng)供應(yīng)商的生態(tài)系統(tǒng)。

Synopsys的 DesignWare IP子系統(tǒng)產(chǎn)品營銷總監(jiān)Mick Posner說：“英特爾有很大的優(yōu)勢，因此，AIB是一個(gè)明顯的初始贏家?！比绻钊胙芯緼IB或其他建議的接口，它們每個(gè)都有不同領(lǐng)域的弱點(diǎn)，無論是性能還是功能。如今所指定的AIB具有性能限制，可以在下一代輕松解決。沒有必要提供額外的性能和低延遲。沒有明顯的贏家。“

每個(gè)都有自己的優(yōu)勢。“OIF擁有小芯片的衍生產(chǎn)品，他們稱之為XSR超短距離，”Chugh補(bǔ)充道。“這針對封裝中的裸片或芯片到芯片互連。因此，該行業(yè)正在推進(jìn)標(biāo)準(zhǔn)化IP。我認(rèn)為我們今天沒有最好的解決方案，因?yàn)檫@是第一次努力，但這是朝著正確方向邁出的一步。標(biāo)準(zhǔn)并不總是最好的，但你必須邁出第一步。“

實(shí)現(xiàn)這一目標(biāo)的好處是大大縮短了上市時(shí)間并降低了開發(fā)成本?！拔覀兊目蛻粲袝r(shí)可能希望將我們的ASIC解決方案與單個(gè)封裝中的其他組件結(jié)合在一起，然后可以選擇將可靠性認(rèn)證納入一個(gè)封裝，而不是單獨(dú)對所有元件進(jìn)行認(rèn)證，” Olivia Slater，Adesto Technologies的運(yùn)營和物流經(jīng)理?！案鶕?jù)正在開發(fā)的SiP，這可以使認(rèn)證和最終測試解決方案不那么復(fù)雜。”

性能

一些組織正在嘗試定義這些新的接口，包括DARPA的一個(gè)名為通用異構(gòu)集成和IP重用策略（chip）的項(xiàng)目。DARPA在圖1中定義了目標(biāo)性能空間。

圖1.標(biāo)準(zhǔn)接口。

性能需求受到關(guān)鍵物理元素的約束?！爱?dāng)發(fā)送數(shù)據(jù)時(shí)，人們尋找的兩個(gè)標(biāo)準(zhǔn)是功率效率和帶寬，”Chugh解釋說。“從裸片的邊緣開始，你能在不浪費(fèi)面積的情況下發(fā)送的最大數(shù)據(jù)是多少？” 在裸片的邊緣，每毫米我可以傳輸多少數(shù)據(jù)。效率是人們將其測量為pJ / bit的功率方面。將每個(gè)數(shù)據(jù)位從一個(gè)芯片發(fā)送到另一個(gè)芯片消耗了多少功率?！?/p>

“追蹤的數(shù)字是品質(zhì)因數(shù)（FOM），”Vinnakota補(bǔ)充道?！爸灰阍诼闫g連線，就會面臨beachfront 問題。你不得不從一個(gè)芯片邊緣將這些引線從芯片上取下，你可能會燒掉焊盤。FOM是邊緣上的線性密度（1 TB / mm），然后移動數(shù)據(jù)需要多少皮焦耳?！?/p>

多層

小芯片接口與任何其他類型的接口一樣，往往是多層的，具有物理，鏈接，傳輸和其他層，所有這些都旨在確保穩(wěn)健的通信。ODSA發(fā)布了一個(gè)圖表，顯示了可能需要考慮的一些層。

物理層

物理層基本上可以是并行或串行的?！按械膬?yōu)勢在于，您通常最終會使用更少的連線，但成本會增加設(shè)計(jì)復(fù)雜性，”Vinnakota解釋道?！安⒙?lián)通常可以在較低的速度下運(yùn)行?！?/p>

但選擇比這更復(fù)雜?！安⑿薪涌冢ɡ鏏IB）的優(yōu)點(diǎn)是延遲非常低，功耗和面積非常低 - 所以它從架構(gòu)的角度來檢查所有的盒子，” Durdan說道，“主要缺點(diǎn)是它確實(shí)需要硅插入器或類似的芯片封裝技術(shù)，這會增加成本?！?/p>

但選擇比這更復(fù)雜?！跋馎IB這樣的并行接口的優(yōu)點(diǎn)是它具有極低的延遲、極低的功耗和區(qū)域—所以它從架構(gòu)的角度檢查所有的框，”Durdan說?！爸饕娜秉c(diǎn)是，它確實(shí)需要硅插入器或一些類似的封裝技術(shù)，這增加了很大的成本。串行接口的缺點(diǎn)是，對于某些應(yīng)用，您不能容忍與SerDes相關(guān)的延遲?！?/p>

在此應(yīng)用中，SerDes可能比芯片到芯片解決方案更簡單，更快速?！拔铱吹接腥嗽噲D使用SerDes進(jìn)行連接，但是它們的體積更小，功耗更低，利用了你只通過非常短的通道進(jìn)行通信的事實(shí)，”Durdan說。“這些是同一封裝內(nèi)的多個(gè)芯片，而不是整個(gè)電路板或背板?！?/p>

AIB是一種并行接口，包括以1或2GHz運(yùn)行的線束?！癆IB有2000條線，幾乎強(qiáng)制使用硅插入器或橋接器，”Vinnakota補(bǔ)充道?！叭绻闶且患倚」?，你可能買不起插入器。相反，您可能需要一種基于有機(jī)基板的產(chǎn)品，這意味著您需要一種更少連線的技術(shù)。內(nèi)插器可能的線密度比有機(jī)基板的線密度高許多倍。“

時(shí)鐘是兩種接口類型之間的主要區(qū)別?！巴ㄟ^并行接口，你需要做時(shí)鐘轉(zhuǎn)發(fā)等事情，”Chugh說?！笆褂肧erDes，時(shí)鐘和數(shù)據(jù)合并在一起。通過兩個(gè)設(shè)備維持?jǐn)?shù)據(jù)的并行性，并且時(shí)鐘轉(zhuǎn)發(fā)保持兩個(gè)設(shè)備之間的時(shí)鐘驅(qū)動器的健全性。它使它成為一種模塊化設(shè)計(jì)，你可以在假設(shè)中思考，“如果你有一個(gè)裸片并且裸片上有一個(gè)數(shù)據(jù)路徑，你就可以在整個(gè)數(shù)據(jù)路徑上將裸片切成兩塊?！?現(xiàn)在你有兩個(gè)芯片，你試圖在同一個(gè)封裝中將它們拼接在一起，并且這個(gè)IP連接了并行數(shù)據(jù)通路?！?/p>

數(shù)據(jù)路徑之外還有其他一些注意事項(xiàng)?！澳阈枰紤]諸如集成自檢之類的東西，一個(gè)集成的1149邊界掃描機(jī)制，當(dāng)它嵌入到封裝內(nèi)時(shí)，可以到達(dá)芯片，所以它不僅僅是跨越數(shù)據(jù)傳輸接口，“Vinnakota警告說。

其他問題也仍不明朗。西門子企業(yè)Mentor的Calibre DRC營銷總監(jiān)約翰?弗格森（John Ferguson）表示：“關(guān)于在芯片中使用ESD保護(hù)的必要性存在一些爭議?！薄耙坏┠阕龅搅诉@一點(diǎn)，它們就會被封裝起來，因此沒有機(jī)會與人體互動?！逼渲幸恍?，但還有其他的電沖擊可能會變得更有問題。這很難說。已經(jīng)有一些協(xié)會對它們進(jìn)行了調(diào)查，大多數(shù)都提出了最佳實(shí)踐。”

PCIe出現(xiàn)在PHY ODSA列表中，因?yàn)樗呀?jīng)得到了大量產(chǎn)品的支持。它被認(rèn)為是一種無需修改就能將帶有PCIe接口的芯片轉(zhuǎn)換成芯片的快速方法。

“服務(wù)器和高端設(shè)備中的大多數(shù)芯片已經(jīng)具有PCIe接口，” ArterisIP營銷副總裁Kurt Shuler說?！半S著您添加PCIe附帶的更多即插即用功能，您會增加堆棧的復(fù)雜性。因此，您可以從低級別接口轉(zhuǎn)變?yōu)閺?qiáng)大的軟硬件標(biāo)準(zhǔn)。“

超越PHY

PHY標(biāo)準(zhǔn)的出現(xiàn)是不夠的。這不允許真正的功能分離。“在PHY層上已經(jīng)做了很多工作，用于將小芯片組合在一起，但是要使它們作為單個(gè)產(chǎn)品工作，您需要一個(gè)體系結(jié)構(gòu)接口?！盫innakota解釋說?！癘DSA希望在開放的PHY層之上建立一個(gè)開放的接口?！?/p>

如果您有一組小芯片，您希望它們像單個(gè)芯片一樣一起工作。Vinnakota補(bǔ)充說：“協(xié)同工作的定義應(yīng)該是呈現(xiàn)某種語義，這樣運(yùn)行在任何一個(gè)模塊上的軟件都認(rèn)為所有組件在邏輯上是一個(gè)整體。”芯片之間的接口可以遵循I/O語義或內(nèi)存語義。我們認(rèn)為正確的答案是內(nèi)存語義。在頂部有三種類型的內(nèi)存移動。一個(gè)是連貫的數(shù)據(jù)移動。狀態(tài)在所有處理元素之間一致地共享。其次，您需要非相干數(shù)據(jù)移動，因?yàn)橄喔尚苑浅０嘿F，尤其是當(dāng)您希望相干性的區(qū)域變得更大時(shí)。你要么以時(shí)鐘速度為代價(jià)，要么以延遲為代價(jià)來實(shí)現(xiàn)一致性。也許你有一個(gè)統(tǒng)一的內(nèi)存空間，但是留給程序員來管理非一致的內(nèi)存?！?/p>

一致性增加了軟件的簡單性。Shuler說：“我們的想法是能夠設(shè)計(jì)這些，假設(shè)有一個(gè)CCIX連接，它將能夠連接到任何其他具有CCIX接口的芯片?！薄叭匀淮嬖谝恍﹩栴}。在設(shè)計(jì)這兩個(gè)芯片時(shí)，仍然需要在開始時(shí)考慮整個(gè)系統(tǒng)架構(gòu)和內(nèi)存層次結(jié)構(gòu)的上下文。在未來，也許不需要。但是如果你看一下規(guī)范，它仍然是一個(gè)相當(dāng)?shù)讓拥慕涌?。有一些交易正在進(jìn)行，但你仍然必須對另一個(gè)小片如何工作做出很多假設(shè)?？梢允褂貌煌墑e的CCIX連接，當(dāng)您達(dá)到更高級別時(shí)，更多的連接會得到處理。夢想是在兩個(gè)芯片上實(shí)現(xiàn)CCIX連接。把他們的身體掛在一個(gè)裸片或板上，它只是工作。但今天情況并非如此?！?/p>

不過，要想成功，這需要一個(gè)系統(tǒng)級的解決方案。Shuler指出：“你永遠(yuǎn)無法避免有人必須查看整個(gè)系統(tǒng)?！薄澳阋龅氖谦@取多個(gè)處理元素，每個(gè)元素都需要訪問內(nèi)存，你希望它們之間有一個(gè)共同的視圖。這不僅關(guān)系到連接級別，而且關(guān)系到芯片的總體架構(gòu)。這可能是架構(gòu)指導(dǎo)方針必須被創(chuàng)建——需要連接到芯片內(nèi)部的什么，才能符合這個(gè)即插即用標(biāo)準(zhǔn)。即使是在軟件方面，也可能需要一些標(biāo)準(zhǔn)來解釋如何與這些類型的芯片進(jìn)行通信。”

傳輸信息

在短期內(nèi)，某些信息可能必須以舊有方式傳輸?！敖裉焓褂肐P，您可以獲得指定時(shí)間和功率的信息，當(dāng)您談?wù)撀闫瑫r(shí)，您將開始擁有更多信息，因?yàn)樗鼈兲幱诓煌墓に嚭筒煌慕饘俣询B和厚度，”Ferguson說。“在某個(gè)地方，所有這些細(xì)節(jié)都需要定義，以便他們知道如何將它們組合在一起?！?/p>

可能還需要新的型號。Shuler說：“有一點(diǎn)是不同的，那就是他們想要一個(gè)模型，而且可能是在不同的抽象層次上，讓其他chiplets的不同部分與他們自己的部分結(jié)合起來，能夠滿足性能需求，處理能力和系統(tǒng)的其他方面。”“有翻轉(zhuǎn)晶體管的觀點(diǎn)，還有連接的物理效應(yīng)。這將不僅僅是一個(gè)數(shù)據(jù)表的共享。這是我的一組模型，你甚至可能需要其中一些用于預(yù)售?！?/p>

也可能需要新型號?！坝幸稽c(diǎn)不同的是，他們需要一個(gè)模型，并且可能需要在其他小芯片的不同部分的不同抽象層次上與其自身結(jié)合，并能夠滿足性能要求，處理功率和系統(tǒng)的其他方面，“Shuler說?！按嬖诜D(zhuǎn)晶體管的場景，然后還有連接的物理效應(yīng)。將共享不僅僅是數(shù)據(jù)表?！?/p>

IP供應(yīng)商可能需要開發(fā)新技能?！凹兇獾腎P玩家在這方面已經(jīng)有點(diǎn)掙扎，因?yàn)樗麄儧]有設(shè)計(jì)芯片或封裝的技能，”Durdan說?！靶酒g的互連和裸片間的互連與其他IP的最大區(qū)別在于，封裝是解決方案中不可或缺的一部分。”

結(jié)論

雞和蛋問題正在慢慢解決。標(biāo)準(zhǔn)響應(yīng)市場，但沒有必要的標(biāo)準(zhǔn)，市場就不會發(fā)展。

專有接口正在解決如何連接芯片的難題，盡管最終可能是昂貴的解決方案，但是板級標(biāo)準(zhǔn)也提供了一條快速路徑。

但即使這些問題沒有得到解決，一些公司也永遠(yuǎn)不會回到單一的解決方案。不可能確切知道什么級別的即插即用是正確的。
? ? ? ?責(zé)任編輯:pj