數(shù)據(jù)轉(zhuǎn)換，能不能讀取通道CH A1的數(shù)據(jù)？
2.把ADS7864接DSP5402映射到I/O空間，接口為并行I/O。ADS7864的的六個(gè)寄存器是FIFO寄存器，根據(jù)ADS7864手冊最后的圖14，用端口
2025-01-16 07:19:43
ADS7864的*RD引腳與TMS320VC5402的R/*W引腳相連，中間需要接反相器嗎？*代表低電平有效。
2025-01-22 06:00:09
可以看到芯片busy口是有變化的，說明芯片在工作，麻煩問一下輸入模擬量與輸出數(shù)字量間關(guān)系是怎樣的，是需要我定義的嗎，有沒有詳細(xì)的時(shí)序圖或程序流程，給我一點(diǎn)技術(shù)資料，我所看的ADS7864芯片介紹資料時(shí)序圖說的不清楚，尤其是循環(huán)模式，期待你的回復(fù)，謝謝！
2025-02-10 07:23:16
我們的繼電保護(hù)產(chǎn)品，使用的是貴司的ADS7864YB 作為數(shù)據(jù)采樣，最近使用的一批次集成片 ，我們發(fā)現(xiàn)采樣通道異常，有越限；每次產(chǎn)品開關(guān)機(jī) 后，出現(xiàn)現(xiàn)象不一樣，有時(shí)候異常的通道 會(huì)變化（比如第一次
2024-11-21 06:06:06
ADS7864數(shù)據(jù)手冊上說當(dāng)采用8M外部時(shí)鐘的時(shí)候,采樣頻率為500kHz，但是有人說可以通過HOLDX頻率來控制采樣頻率，一個(gè)HOLDX下降沿采樣一次，HOLDX頻率就是采樣頻率。請問采樣頻率到底是由外部時(shí)鐘決定還是HOLDX信號(hào)頻率決定？
2025-01-14 06:47:29
該文章是完全原創(chuàng)，用最簡潔的語言講清楚FPGA實(shí)現(xiàn)負(fù)反饋的精要。震撼！FPGA實(shí)現(xiàn)負(fù)反饋控制純數(shù)字鎖相環(huán)！.zip (225.26 KB )
2019-04-30 04:50:41
可現(xiàn)在遇到一個(gè)問題，系統(tǒng)的晶振是40M，可我需要一個(gè)160M的輸出信號(hào)，怎么才能在FPGA內(nèi)部實(shí)現(xiàn)倍頻呢？我看了它的說明書，上面說可以實(shí)現(xiàn)倍頻，有PLL功能可是卻沒有具體的說明怎么實(shí)現(xiàn)倍頻，用什么方法實(shí)現(xiàn)，能實(shí)現(xiàn)多少倍頻？用軟件實(shí)現(xiàn)，還是硬件實(shí)現(xiàn)？不知道大俠們是怎么實(shí)現(xiàn)倍頻的，能否告知一二？
2013-12-04 22:31:39
最近在調(diào)一塊ads7864的板子，發(fā)現(xiàn)內(nèi)置輸出的基準(zhǔn)電壓時(shí)而不準(zhǔn)，不知道是什么問題
還有就是采樣保持之后去讀輸出數(shù)據(jù)，總是有時(shí)能讀到，有時(shí)讀不到，或者讀出的不對，懷疑是時(shí)序的問題，求教各位高手，能不能給個(gè)詳細(xì)的例程演示！
2025-02-13 06:42:11
Actel FPGA PLL鎖相環(huán)的最大能達(dá)到幾倍頻幾分頻？我在網(wǎng)上查了一下有人說是20倍頻，10分頻，但是我沒有在芯片手冊里面找到資料，想要確認(rèn)一下。
2014-12-04 11:25:15
咨詢STM32F407可以實(shí)現(xiàn)數(shù)字鎖相環(huán)功能嗎，在實(shí)現(xiàn)中怎么設(shè)置PLL倍頻
2024-07-04 07:32:00
摘 要:提出了一種基于FPGA的任意鎖相倍頻算法。通過對倍頻系統(tǒng)總體結(jié)構(gòu)的分析,提出了實(shí)現(xiàn)該算法的原理及其具體的設(shè)計(jì)方法,同時(shí)提供了一個(gè)基于FPGA器件完成的設(shè)計(jì)實(shí)例。仿真和實(shí)測結(jié)果表明了該算法的正確性及可實(shí)現(xiàn)性,并在實(shí)際的項(xiàng)目中驗(yàn)證了該算法的良好性能。
2013-12-04 22:29:00
FPGA（可編程邏輯器件）直接控制ADS7864對模擬信號(hào)進(jìn)行采樣。然后將轉(zhuǎn)換好的12位二進(jìn)制數(shù)據(jù)迅速存儲(chǔ)到FPGA內(nèi)部的存儲(chǔ)器中。為了提高諧波測量的精度，還可采用硬件描述語言VHDL來設(shè)計(jì)數(shù)字鎖相
2021-07-01 08:30:00
波，另1路用于再生能耗調(diào)節(jié)制動(dòng)電流。三相換相PWM經(jīng)驅(qū)動(dòng)電路控制電機(jī)的換相，這3路PWM只用于換相不進(jìn)行調(diào)制，由斬波環(huán)節(jié)進(jìn)行調(diào)制。電機(jī)繞組電流經(jīng)求偏、放大、濾波通過A/D(ADS7864)轉(zhuǎn)換進(jìn)人
2016-02-01 14:44:30
隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字化應(yīng)用逐漸普及，在數(shù)字通信、電力系統(tǒng)自動(dòng)化等方面越來越多地運(yùn)用了數(shù)字鎖相環(huán)。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實(shí)現(xiàn)、省資源。本文綜合以上考慮，在一片FPGA中以Quartus II為平臺(tái)用VHDL實(shí)現(xiàn)了一個(gè)全數(shù)字鎖相環(huán)功能模塊，構(gòu)成了片內(nèi)鎖相環(huán)。
2019-10-10 06:12:52
我打算用ADS7864的BUSY引腳觸發(fā)TMS320VC5402的外部中斷來讀取AD寄存器里的采樣數(shù)據(jù)，請問我需要用5402的哪條匯編指令來讀數(shù)據(jù)？讀數(shù)據(jù)是不是要用到ADS7864寄存器的地址，地址是多少？請問這個(gè)地址是不是I/O空間地址，I/O空間是什么意思？
2025-01-16 06:32:57
全數(shù)字鎖相環(huán)由那幾部分組成？數(shù)字鎖相環(huán)的原理是什么？如何采用VHDL實(shí)現(xiàn)全數(shù)字鎖相環(huán)電路的設(shè)計(jì)？
2021-05-07 06:14:44
鎖相環(huán)是倍頻電路的主要實(shí)現(xiàn)方式，直接決定倍頻的成敗。傳統(tǒng)的鎖相環(huán)各個(gè)部件都是由模擬電路實(shí)現(xiàn)的。
2019-10-18 08:01:28
把ADS7864接DSP5402映射到I/O空間（接口為并行I/O）。ADS7864的的六個(gè)寄存器是FIFO寄存器，根據(jù)ADS7864手冊最后的圖32，用端口尋址方式PORTR讀取采樣數(shù)據(jù)，是不是每一次讀取的數(shù)據(jù)都是在寄存器0里？這樣是不是只需要讀I/O端口地址就可以了，而不需要每個(gè)寄存器的地址?
2025-01-15 06:04:55
數(shù)字鎖相環(huán)頻率合成系統(tǒng)的工作原理CPU控制數(shù)字鎖相環(huán)頻率合成系統(tǒng)FPGA實(shí)現(xiàn)
2021-04-09 06:20:37
ADS7864的BUSY管腳低電平表示AD轉(zhuǎn)換正在進(jìn)行，變成高電平表示轉(zhuǎn)換完成。當(dāng)轉(zhuǎn)換完成時(shí)，我想用BUSY信號(hào)觸發(fā)TMS320VC5402的外部中斷INT0，進(jìn)入中斷服務(wù)程序，讀取數(shù)據(jù)。因?yàn)?/div>
2025-01-16 06:52:59
我打算用ADS7864和DSP5402進(jìn)行信號(hào)采集與處理，請問哪里可以查看關(guān)于ADS7864的AD采樣程序源代碼？麻煩給我傳一份來參考。
2025-01-15 08:26:49
我讓ADS7864的BUSY腳接DSP的外部中斷INT0，DSP通過中斷來讀取采樣數(shù)據(jù)。請問在中斷服務(wù)程序中，要不要先關(guān)INT0中斷呢？如果不關(guān)中斷的話，會(huì)不會(huì)在讀數(shù)據(jù)的時(shí)候，來了下一個(gè)INT0中斷而直接進(jìn)入下一個(gè)中斷？請問這要怎么控制才好？
2025-01-13 06:11:55
請教一下大神鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？
2023-04-24 10:15:39
ADS7864與TMS320VC5402連接的時(shí)候，busy、rd、cs等控制信號(hào)需要進(jìn)行電平轉(zhuǎn)換嗎？如果用74lvc4245電平轉(zhuǎn)換的話，dir引腳的高電平是3.3v還是5v，dir接dsp上
2019-05-23 10:56:49
ADS7864的基準(zhǔn)電壓是2.5V,12位補(bǔ)碼輸出，請問ADS7864在單端輸入，輸入電壓是2.5V和5V的話輸出數(shù)字量是多少？
2025-02-06 08:07:54
根據(jù)ADS7864的手冊，HOLDX引腳拉低啟動(dòng)一次轉(zhuǎn)換，這里所說的轉(zhuǎn)換應(yīng)該可以說成是采樣。但是，AD內(nèi)部開始一次新的轉(zhuǎn)換時(shí)，BUSY引腳電平變低。這里所說的轉(zhuǎn)換不應(yīng)該說是采樣了。是不是先是采樣，然后才是轉(zhuǎn)換，也就是說HOLDX的下降沿先于BUSY的下降沿？兩個(gè)下降沿之間的時(shí)間間隔是固定的嗎？
2019-06-13 07:24:30
看了ADS7864的手冊，采樣開始是通過將HOLDX引腳拉低引起的，那么采樣結(jié)束是不是要將HOLDX引腳拉高??？采樣時(shí)間（決定采多少個(gè)點(diǎn)）是不是就是下降沿與上升沿之間的間隔？
2025-01-16 07:24:10
和各路倍頻的脈沖寬度由時(shí)鐘控制，倍頻后的脈沖寬度均勻一致。 運(yùn)用FPGA實(shí)現(xiàn)4倍頻、鑒相電路，采用全數(shù)字反饋電路的設(shè)計(jì)方法，由于倍頻、鑒相電路設(shè)計(jì)在同一芯片上，一方面，FPGA門電路高數(shù)量較大，時(shí)鐘頻率
2019-06-10 05:00:08
The ADS7864 is a dual 12-bit, 500kHz Analog-to-Digital (A/D) converter with 6 fully differential
2008-04-09 11:17:57
25 ads7864中文資料是德州儀器（TI）公司Burr-Brown產(chǎn)品部推出的快速六通道全差分輸入的雙12位A/D轉(zhuǎn)換器。它能以500kHz的采樣率同時(shí)進(jìn)行六通道信號(hào)采樣，特別適用于馬達(dá)控制和電力監(jiān)控
2008-04-09 11:23:3578 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字
2008-08-14 22:12:5156 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)：在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測電路，配合CPU對環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智能配
2009-06-25 23:32:5772 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì):
2009-06-26 17:30:59145 采用AT89C2051 單片機(jī)設(shè)計(jì)了一種單片鎖相倍頻電路，利用片內(nèi)定時(shí)器和數(shù)字算法實(shí)現(xiàn)了對輸入信號(hào)的同步鎖相和倍頻，并輸出倍頻信號(hào)。實(shí)驗(yàn)結(jié)果驗(yàn)證了設(shè)計(jì)的正確性。
2009-09-14 15:04:1681 The ADS7864 is a dual 12-bit, 500kHz analog-to-digital (A/D) converter with 6 fully differential
2010-06-01 16:16:1215 ADS7864M E
2010-06-01 16:20:2379
鎖相型倍頻器
2009-04-11 10:27:15
1018 
摘要： 在FPGA片內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣。本文在集成數(shù)字鎖相環(huán)74297的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了鎖相狀態(tài)檢測電路，配合CPU對環(huán)路濾波參數(shù)進(jìn)行動(dòng)態(tài)智
2009-06-20 12:39:321760 
不帶鎖相環(huán)的倍頻器
2009-09-17 16:11:001067 
12位A/D轉(zhuǎn)換器ADS7864在電網(wǎng)諧波分析儀中的應(yīng)用
ADS7864是Burr-Brown公司開發(fā)的12位6通道A/D轉(zhuǎn)換器，介紹了ADS7864的工作原理、內(nèi)部結(jié)構(gòu)、工作模式及編程
2009-10-25 09:45:062552 
寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的
2009-11-23 21:00:581713 
有源電力濾波器中鎖相倍頻電路的實(shí)現(xiàn)
有源電力濾波器（Active Power Filter, APF）是一種動(dòng)態(tài)抑制諧波和補(bǔ)償無功的電力電子裝置。鎖相倍頻電路是有源電
2009-12-03 10:24:222190 
頻率跟蹤的 鎖相環(huán)電路 由專用鎖相芯片CD4046和分頻芯片CD4040組成，以實(shí)現(xiàn)工頻信號(hào)的鎖相倍頻，分頻比為1/64。在工頻信號(hào)恰好為50 Hz的情況下，該電路的鎖相倍頻頻率為5064=3 200 Hz，相
2011-10-26 11:17:479369 
紹了數(shù)字倍頻電路的工作原理，分析了倍頻器產(chǎn)生誤差的原因，然后給出用VHDL語言來實(shí)現(xiàn)數(shù)字倍頻器的方法，并用Max+plusII通過仿真進(jìn)行了驗(yàn)證。
2011-12-07 13:47:3071 基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)技術(shù)論文
2015-10-30 10:38:359 Xilinx FPGA工程例子源碼：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4538 ADS7864
2017-03-04 17:52:581 一、設(shè)計(jì)目標(biāo) 基于鎖相環(huán)的理論，以載波恢復(fù)環(huán)為依托搭建數(shù)字鎖相環(huán)平臺(tái)，并在FPGA中實(shí)現(xiàn)鎖相環(huán)的基本功能。 在FPGA中實(shí)現(xiàn)鎖相環(huán)的自動(dòng)增益控制，鎖定檢測，鎖定時(shí)間、失鎖時(shí)間的統(tǒng)計(jì)計(jì)算，多普勒頻偏
2017-10-16 11:36:4519 環(huán)技術(shù)設(shè)計(jì)了倍頻電路。首先論述了鎖相環(huán)的基本原理和環(huán)路濾波器的參數(shù)設(shè)計(jì)方法，然后利用ADS軟件對鎖相環(huán)的環(huán)路濾波器進(jìn)行了設(shè)計(jì)和仿真。最后，將設(shè)計(jì)的環(huán)路濾波器應(yīng)用于實(shí)際電路，并給出了測試結(jié)果。
2017-12-07 14:46:4714 DSP（數(shù)字信號(hào)處理器）、ASIC（專用集成電路）和FPGA（現(xiàn)場可編程門陣列）三種不同方式完成。［2］采用FPGA的方式適合與對速率要求較高的可編程環(huán)境，本設(shè)計(jì)使用Xilinx公司Spartan3E的FPGA通過對TI的ADS1256芯片控制并完成模數(shù)轉(zhuǎn)換功能。
2017-12-21 09:47:456094 
本文主要介紹了數(shù)字移相器的設(shè)計(jì)電路圖大全（移相電路/倍頻電路/AD5227/鎖相環(huán)）。移相器廣泛應(yīng)用于各種電路，但由于在放大器中的偏差以及電容公差，通常很難實(shí)現(xiàn)電路精確控制所需的精確移相。電路利用
2018-05-10 09:31:1832833 
模塊或者IP核，然后組合起來就可以實(shí)現(xiàn)一個(gè)簡單的功能。全數(shù)字鎖相環(huán)（DPLL）就是其中一個(gè)典型的例子。然而DPLL在應(yīng)用時(shí)存在很多缺陷，例如鎖相時(shí)間長、捕捉帶窄等。為了避免這些缺點(diǎn)，本文設(shè)計(jì)了一種全新的相位跟蹤倍頻系統(tǒng)，有效地改善了DPLL的這些指標(biāo)，并在項(xiàng)目中得到了良好的應(yīng)用。
2018-07-31 10:51:412824 
大規(guī)模的數(shù)字系統(tǒng)已經(jīng)可以通過可編程邏輯電路來實(shí)現(xiàn)單片集成，即用一個(gè)芯片完成整個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)。因此將CPU控制的數(shù)字鎖相環(huán)頻率合成系統(tǒng)集成在一塊可編程邏輯芯片中實(shí)現(xiàn)已經(jīng)成為可能。本系統(tǒng)由多個(gè)可編程的數(shù)字分頻器、數(shù)字鑒頻-鑒相器以及協(xié)調(diào)控制工作的CPU組成。
2020-03-11 10:30:581590 
鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)（ PLL）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對輸入信號(hào)頻率的自動(dòng)跟蹤， 所以鎖相環(huán)通常
2020-08-06 17:58:2526 本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0066 本文提出了一種適用范圍廣泛的全數(shù)字鎖相環(huán)（ADPLL）實(shí)現(xiàn)方法．在鎖相環(huán)輸入頻率未知的情況下，實(shí)現(xiàn)鎖相鎖頻功能。本文從全數(shù)字鎖相環(huán)的基本實(shí)現(xiàn)方式入手．進(jìn)行改進(jìn)，并使用VH DL語言建模，使用FPGA進(jìn)行驗(yàn)證。
2021-01-26 15:03:0020 基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)簡介說明。
2021-06-01 09:41:1426 基于FPGA的高性能全數(shù)字鎖相環(huán)
2021-06-08 11:09:0146 PLL鎖相環(huán)倍頻是一種用于改變輸入信號(hào)頻率的技術(shù)，它可以將輸入信號(hào)的頻率放大或縮小，以達(dá)到某種特定的目的。
2023-02-14 15:56:353652 模擬鎖相環(huán)和數(shù)字鎖相環(huán)的主要區(qū)別在于它們的控制方式不同。模擬鎖相環(huán)是通過模擬電路來控制頻率和相位，而數(shù)字鎖相環(huán)是通過數(shù)字信號(hào)處理技術(shù)來控制頻率和相位。此外，模擬鎖相環(huán)的精度較低，而數(shù)字鎖相環(huán)的精度較高。
2023-02-15 13:47:536625 pll鎖相環(huán)倍頻的原理? PLL鎖相環(huán)倍頻是一種重要的時(shí)鐘信號(hào)處理技術(shù)，廣泛應(yīng)用于數(shù)字系統(tǒng)、通信系統(tǒng)、計(jì)算機(jī)等領(lǐng)域，具有高可靠性、高精度、快速跟蹤等優(yōu)點(diǎn)。PLL鎖相環(huán)倍頻的原理涉及到鎖相環(huán)，倍頻
2023-09-02 14:59:244879 pll倍頻最大倍數(shù)? PLL倍頻是一種常見的電路設(shè)計(jì)技術(shù)，通常用于將信號(hào)的頻率提高到需要的倍數(shù)。PLL倍頻的實(shí)現(xiàn)原理比較復(fù)雜，通常需要使用精密的電路元件、時(shí)鐘信號(hào)以及數(shù)字信號(hào)處理器。本文將詳細(xì)介紹
2023-09-02 14:59:302963 鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？? 鎖相環(huán)（Phase Locked Loop, PLL）是一種電路，用于穩(wěn)定和恢復(fù)輸入信號(hào)的相位和頻率。它可以廣泛應(yīng)用于通信、計(jì)算機(jī)、音頻等領(lǐng)域中。其中一個(gè)重要的應(yīng)用就是
2023-09-02 14:59:375114 數(shù)字電路如何實(shí)現(xiàn)倍頻？? 數(shù)字電路是由數(shù)字電子器件以及邏輯門電路組成，可以用于處理數(shù)字信號(hào)或數(shù)字數(shù)據(jù)。其中最基本的電子器件有晶體管、二極管等，而邏輯門電路包括了與門、或門、非門、異或門等。在數(shù)字電路
2023-09-18 10:37:4310341 fpga和數(shù)字ic區(qū)別 FPGA(現(xiàn)場可編程邏輯門陣列)和數(shù)字IC(集成電路)在設(shè)計(jì)、功能、應(yīng)用等方面存在顯著的區(qū)別。 FPGA和數(shù)字IC在設(shè)計(jì)上有不同的特點(diǎn)。FPGA是一種可以重構(gòu)電路的芯片，其
2024-03-14 18:08:234332 在電子和通信領(lǐng)域，倍頻器和鎖相環(huán)(PLL)是兩種常見的電路結(jié)構(gòu)，它們在信號(hào)處理、頻率合成和通信系統(tǒng)中扮演著重要角色。盡管兩者在某些方面存在相似之處，但它們在功能、工作原理和應(yīng)用領(lǐng)域等方面存在顯著差異。本文將對倍頻器和鎖相環(huán)進(jìn)行詳細(xì)的比較和分析，以揭示它們之間的區(qū)別。
2024-06-20 11:34:522348 電子發(fā)燒友網(wǎng)站提供《ADS7864雙通道12位、500 khz模數(shù)轉(zhuǎn)換器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-07-23 10:36:220 電子發(fā)燒友網(wǎng)站提供《ADS7864M EVM用戶指南.pdf》資料免費(fèi)下載
2024-12-20 17:15:130 ? 在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。德州儀器（TI）的ADS7864作為一款高性能的ADC，在眾多應(yīng)用場景中展現(xiàn)出了卓越的性能。今天，我們就來深入
2025-12-08 14:28:10483 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論