目前，天基電子系統(tǒng)開發(fā)人員面臨的壓力越來越大，在項目日程安排越來越緊張且預(yù)算一再削減的情況下，他們卻需要提供更高的系統(tǒng)性能。然而，天基系統(tǒng)具有一套獨特而嚴(yán)格的尺寸、重量和功耗（SWAl？）限制，這對于設(shè)計人員來說無疑是一個棘手的問題。

為達(dá)到事半功倍的效果，各大公司紛紛采用FPGA等商用成品（COTS）器件。從SWAP限制、成本與工作效率方面來說，可重構(gòu)的FPGA所固有的靈活性為天基系統(tǒng)的開發(fā)人員提供了巨大的幫助。

充分利用現(xiàn)有工程設(shè)計與預(yù)算資源的一種方式是創(chuàng)建能部署到多個太空任務(wù)中的靈活的有效負(fù)載。SEAKR工程公司采用可重構(gòu)的賽靈思Virtex FPGA創(chuàng)建了靈活的高性能計算平臺作為各種天基系統(tǒng)的核心。使用該可重構(gòu)的汁算（RCC）方法，可在多個太空任務(wù)的SWAP、成本與時間限制范圍內(nèi)實現(xiàn)高要求的性能目標(biāo)。最引人注目的例子包括：SEAKR為美國雷神公司（Raytheon）的先進(jìn)反應(yīng)戰(zhàn)術(shù)效能軍用成像光譜儀（Artemis）開發(fā)的板載處理器、可編程太空收發(fā)器以及目前尚在開發(fā)過程中的可編程太空IP調(diào)制解調(diào)器和獵戶座視覺處理器。

應(yīng)用獨立處理器的架構(gòu)

這款全新平臺稱為應(yīng)用獨立處理器（AIP），在靈活、可擴(kuò)展的架構(gòu)中集成了一系列標(biāo)量處理器與RCC，可支持開放式標(biāo)準(zhǔn)，如圖1所示。由于該處理器具有靈活的I/O架構(gòu)，可以？昆搭各種板卡以創(chuàng)建最適合應(yīng)用要求的不同配置，稱之為專門任務(wù)功能。AIP利用賽靈思基于SRAM的FPGA的獨特功能，允許在軌重構(gòu)，從而獲得更高的靈活性與SWAP優(yōu)勢。Ail？還支持各種抗單粒子效應(yīng)（SEE）輻射技術(shù)，確保在不同軌道中都能夠可靠地進(jìn)行操作。

AIP系統(tǒng)架構(gòu)的核心是一塊可重構(gòu)的計算機(jī)板卡，其上包括3個Virtex-4 FPGA，如圖2所示。SEAKR對目前可用的組件進(jìn)行了調(diào)研，結(jié)果表明Virtex FPGA是惟一能達(dá)到性能目標(biāo)并具有航天飛行特性要求的設(shè)備。針對要求最苛刻的應(yīng)用，賽靈思提供了Virtex-4QV太空級設(shè)備。這些太空級FPGA 采用了與商用級FPGA相同的架構(gòu)，但經(jīng)過特殊處理和篩選以達(dá)到Q類與V類要求。

ViHex-4 FPGA通過與順序處理器協(xié)調(diào)工作，可充當(dāng)協(xié)處理器以加速關(guān)鍵處理密集型任務(wù)的進(jìn)展。三重FPGA板的架構(gòu)具有高度的靈活性，可滿足不同任務(wù)的獨特需求。例如，在抗SEE技術(shù)中使用3個FPGA，可滿足該技術(shù)對組件級冗余性的要求；多個設(shè)備間共享一個大型協(xié)處理器并使用環(huán)形總線通過LVDS接口連接3個 FPGA，可實現(xiàn)設(shè)備間的高速通信。采用擴(kuò)展的6U外形，板卡上將有2個連接器用于板卡間通信：一個用于CompactPCI背板，另一個用于高速串行網(wǎng)絡(luò)。

每個FPGA都可直接訪問RCC板上的專用高速存儲器以及支持通過高速夾層卡進(jìn)行擴(kuò)展與定制的連接器。使用此架構(gòu)，可以利用特定I/O、存儲器、模擬電路甚至附加邏輯來擴(kuò)展RCC板的功能。特定應(yīng)用中的抗SEE輻射架構(gòu)的組件夾層卡，通過3個連接器與RCC板連接起來，每個連接器可提供170 LVDS I/O。

將特定任務(wù)的功能模塊移動到夾層卡，可以在多種獨特應(yīng)用中使用相同的基于FPGA的處理卡。該通用架構(gòu)有助于降低項目風(fēng)險、減少成本并縮短時間。

FPGA中的抗輻射效應(yīng)

基于SRAM的配置電路在受到輻射時極易發(fā)生翻轉(zhuǎn)，因此在太空中飛行的基于FPGA的可重構(gòu)系統(tǒng)需要給予特別考慮，以確保其在高輻射環(huán)境中可靠運行。首先要考慮組件的選擇。除了工業(yè)和軍事溫度級選項外，賽靈思還提供V級Virtex-4與Virtex-5 FPGA，這些FPGA經(jīng)過特殊處理，可以防止因輻射而導(dǎo)致的閉鎖現(xiàn)象，保證總劑量輻射效應(yīng)下的性能。這些器件還能經(jīng)受中子和質(zhì)子i七束的進(jìn)一步錘煉，可靠地預(yù)測出特定軌道上單粒子翻轉(zhuǎn)（SEU）及單粒子功能中斷的頻率。此數(shù)據(jù)可指導(dǎo)工程師選擇適用于應(yīng)用與軌道的抗翻轉(zhuǎn)方案。

可重構(gòu)FPGA的抗翻轉(zhuǎn)功能一般需要組合使用硬件三重冗余與配置存儲器清除。硬件三重冗余包括三重關(guān)鍵電路，即使在某一組件發(fā)生輻射引發(fā)的翻轉(zhuǎn)后也能確保連續(xù)運行。此外，它還增加了一個表決電路，該電路將來自3個邏輯分支的、信號進(jìn)行比較并拒絕因翻轉(zhuǎn)而產(chǎn)生的無效信號。

設(shè)計人員可從一系列方案中進(jìn)行選擇，以滿足系統(tǒng)性能與可用性要求。其中一種方法是使用冗余FPGA與一個抗輻射的外部表決電路。另一種方法是設(shè)備級抗輻射，即在一個FPGA中配置三重關(guān)鍵任務(wù)邏輯并使用相關(guān)聯(lián)的表決電路。傳統(tǒng)上，工程師手動實現(xiàn)三模冗余（TMR）設(shè)計方法?，F(xiàn)在，賽靈思提供了專門的設(shè)計工具，可在FPGA內(nèi)自動實現(xiàn)，F(xiàn)MR。選擇抗輻射方案時，會受到一些因素的影響，比如目標(biāo)電路的尺寸、選定軌道中的輻射級別及電路的運行時間要求等。

存儲器清除的基本概念是比累計翻轉(zhuǎn)次數(shù)更頻繁地重寫配置存儲器。設(shè)計人員可從一系列存儲器清除方法中進(jìn)行選擇，以適應(yīng)不同的翻轉(zhuǎn)頻率與運行時間要求。最簡單的方法就是將完整比特流重新加載到配置存儲器中。該方法開銷低，但要求電路至少在1個配置周期內(nèi)保持不工作。對于在運行時間方面要求更嚴(yán)格、翻轉(zhuǎn)率更高或同時存在這2種情況的應(yīng)用，還可采用更高級的方法。例如充分利用VirtexFPGA的部分重構(gòu)功能，包括檢測存儲器翻轉(zhuǎn)然后只重構(gòu)存儲器陣列的選定子集的電路。

AIP應(yīng)用現(xiàn)狀

AIP架構(gòu)已成功應(yīng)用于4個不同的太空任務(wù)。通過組合使用基于FPGA的RCC板與靈活的夾層卡，工程師可以快速構(gòu)建各種處理與通信系統(tǒng)并實施適合每次太空任務(wù)獨特要求的抗輻射方案。

第一個采用AlP的真實產(chǎn)品是先進(jìn)的反應(yīng)戰(zhàn)術(shù)效能軍用成像光譜儀Artemis，該設(shè)備將在計劃于2009年第2季度發(fā)射的TacSat-3衛(wèi)星上運行。Artemis旨在提供戰(zhàn)場情景意識，它利用衛(wèi)星收集的數(shù)據(jù)執(zhí)行先進(jìn)的影像處理，然后通過窄帶下行鏈路將這些影像傳送給現(xiàn)場的士兵。工程師意識到，需要采用RCC方案才能滿足太空船對尺寸、重量和功耗的要求：大小為7.8×11.41×10英寸；重量為18英磅；功耗為40W（硬限制為50W）。

Artemis系統(tǒng)中，2個Virtex-4 FPGA負(fù)責(zé)執(zhí)行傳感器數(shù)據(jù)采集與校準(zhǔn)等預(yù)處理功能，，基于Micro-BlazeTM軟處理器內(nèi)核的嵌入式處理系統(tǒng)可協(xié)調(diào)存儲器訪問與處理器調(diào)整，而 PowerPC單板計算機(jī)用于實現(xiàn)影像生成與目標(biāo)提示。圖1顯示了Artemis系統(tǒng)架構(gòu)。

由于影像數(shù)據(jù)路徑不是關(guān)鍵任務(wù)型，所以配置存儲器清除為Artemis提供了合適的抗輻射功能。設(shè)計人員無需采取3個邏輯或冗余設(shè)備就能夠滿足可用性要求。不僅如此，還可以使用商用級FPGA來構(gòu)建閃存；每個比特流都配置FPGA以處理特定波形和頻率。這樣，系統(tǒng)將能夠使用最少的硬件數(shù)來支持多種波形，如表1所示。

高度靈活的RCC板為初始系統(tǒng)開發(fā)前期帶來了諸多優(yōu)勢。請求與接收一系列頻隙之間的延遲時間可能超過一年。使用可重構(gòu)的硬件，設(shè)計人員能夠在接收到這些頻隙之前著手開發(fā)，從而降低了系統(tǒng)成本。2個Virtex-4 FPGA共享影像處理工作負(fù)荷，而第3個FPGA保留空閑以最小化功耗。

AIP首次應(yīng)用后極大地提高了工作效率，顯著降低了一次性工程費用，從而使接下來的每個項目都能節(jié)省約一年的開發(fā)時間。

RCC幫助實現(xiàn)靈活的收發(fā)器

AIP的第二個太空任務(wù)應(yīng)用是可編程衛(wèi)星收發(fā)器。PST系統(tǒng)提供了可在多個無線電波段上進(jìn)行頻率捷變衛(wèi)星通信的功能。SEAKR工程師最后得出的結(jié)論是，即使是高端的PowerPC處理器也無法在SWAP要求（即3.86×6.85×7英寸、10磅以及10W的接收功耗與45W發(fā)射功耗）的范圍內(nèi)提供必需的重吊能力。

為了滿足上述要求，設(shè)計人員利用Vinex FPGA的系統(tǒng)內(nèi)重構(gòu)功能。該系統(tǒng)在頻譜分配中存儲多個配置比特流，以實現(xiàn)所需頻率。此外，該功能還可使開發(fā)人員修改系統(tǒng)以滿足后續(xù)任務(wù)要求。SEAKR 正在為未來的部署開發(fā)更多的波形。

PST任務(wù)的本質(zhì)是簡化了抗輻射要求。通信系統(tǒng)保持對通道的端對端控制，同時還能夠容許數(shù)據(jù)錯誤：一旦數(shù)據(jù)出現(xiàn)損壞，系統(tǒng)將重新傳輸受影響的數(shù)據(jù)包。該固有的容錯功能意味著配置存儲器清除為控制路徑提供了合適的抗SEU輻射功能。為了保護(hù)中間處理結(jié)果，在夾層卡上設(shè)立了3個存儲器。

為了完成系統(tǒng)，需將AIP板與RF模塊、電源模塊通過擴(kuò)展的6U形底板連接起來，該底板可承受震動及發(fā)射時的其他壓力。

太空中的因特網(wǎng)

太空中的分組網(wǎng)絡(luò)有望提供與地面網(wǎng)絡(luò)相同的靈活性和穩(wěn)健性。長期以來，可重構(gòu)的FPGA一直是主流的有線網(wǎng)絡(luò)設(shè)備，正如在可編程衛(wèi)星因特網(wǎng)協(xié)議調(diào)制解調(diào)器中所展示的優(yōu)勢一樣，它可為天基應(yīng)用提供卓越的性能、高度的靈活性并能加速設(shè)計進(jìn)程。PSIM可從標(biāo)準(zhǔn)衛(wèi)星通信波形中提取以太網(wǎng)幀，同時還便于太空船上的IP路由。使用分組衛(wèi)星通信，可通過虛擬電路來路由與電子束和波形無關(guān)的數(shù)據(jù)。與標(biāo)準(zhǔn)彎管式衛(wèi)星通信通道相比，分組網(wǎng)絡(luò)提高了可擴(kuò)展性與流量，實現(xiàn)了分散式多播，且足夠靈活，能夠提供出色的服務(wù)質(zhì)量。

PSIM包括12個貼裝在4個RCC卡上的Videx-4V FPGA，以及位于堅固耐用的底板上的2個順序處理器與1個模擬開關(guān)卡。FPGA負(fù)責(zé)執(zhí)行波形處理，而順序處理器提供以太網(wǎng)接口和分組交換功能。

該太空任務(wù)在可用性方面要求采用比Artemis或PST中使用的抗輻射能力更強的方案。因為錯誤恢復(fù)需要很長時間，而且還會降低可用性，不能達(dá)到目標(biāo)要求。因此，系統(tǒng)必須能夠提供不間斷的端對端控制。SEAKR工程師實施了一種既可實時糾正錯誤又可提供不間斷服務(wù)的抗輻射方案。

在每個RCC板上的3個設(shè)備中設(shè)立了三重FPGA邏輯。夾層卡上的抗輻射邏輯設(shè)備充當(dāng)主力表決器。在后臺進(jìn)行存儲器清除操作，這對網(wǎng)絡(luò)操作而言是完全透明的。此外，夾層卡還提供到路由器的物理接口。

采用PSIM的太空任務(wù)計劃于2009年第2季度啟動。

載人航天的高性能視頻

AIP架構(gòu)的最新應(yīng)用是獵戶座載人太空船的視覺處理單元（VPU）。VPU可為處理影像算法提供可重構(gòu)的平臺，有利于位姿估計、光學(xué)導(dǎo)航以及壓縮/ 解壓縮。該系統(tǒng)從星象跟蹤儀、視覺導(dǎo)航傳感器、空間對接照相機(jī)以及情景意識攝像機(jī)等各種傳感器處接收影像數(shù)據(jù)。

處理如此龐大的數(shù)據(jù)需要結(jié)合順序處理器與基于FGPA的RCC卡。Virtex-4 FPGA可實施功能識別、圖形覆蓋、平鋪以及視頻壓縮等視頻處理算法。此外，它們還集成了MicroBlaze軟處理器內(nèi)核以協(xié)調(diào)算法核心和處理器通信。基于LEON容錯處理器的單板計算機(jī)旨在協(xié)調(diào)系統(tǒng)、處理錯誤、配置與監(jiān)控RCC并控制互連。

夾層卡提供傳感器接口，實施與所有3個FPGA相連的LVDS鏈路，最大限度地提高視頻流選擇與抗輻射方案的靈活性。

由于VPU所執(zhí)行的任務(wù)“受監(jiān)測入主觀限制”，SEAKR工程師選擇了Virtex-4QV太空級FPGA，并實施了更強大的抗輻射方案。通過結(jié)合使用TMR方法和配置存儲器清除，可確保透明地糾正控制路徑錯誤。

總之，通過Virtex FPGA，SEAKR工程師不僅已為太空應(yīng)用開發(fā)了應(yīng)用獨立的處理器，同時還在多次太空任務(wù)中展示了該處理器的高度靈活性。RCC在基于衛(wèi)星的影像處理與通信、高靈活性的無線電通信、天基網(wǎng)絡(luò)以及人類太空飛行導(dǎo)航等領(lǐng)域中充當(dāng)了主要組件。

太空級Virtex FPGA是COTS組件，可為要求苛刻的數(shù)據(jù)處理和通信系統(tǒng)提供所需性能。使用這些可重構(gòu)的FPGA，可建立高靈活性可擴(kuò)展架構(gòu)，從而降低開發(fā)成本并縮短設(shè)計周期。除了支持快速開發(fā)與靈活的地面制造外，Virtex FPGA還提供在軌重構(gòu)功能，從而可獲得更多顯著的SWAP優(yōu)勢。

新一代的V級可重構(gòu)FPGA可提供更高的邏輯容量、更高的硬化IP塊集成度、更高的性能以及更低的功耗，因此可獲得更多尺寸、重量和功耗等方面的優(yōu)勢。抗輻射可重構(gòu)的Virtex FPGA消除了邏輯級或設(shè)備級的冗余實施，這不僅簡化了設(shè)計人員的工作，同時還進(jìn)一步擴(kuò)展了SWAP優(yōu)勢。

審核編輯：黃飛

?