由于在傳統(tǒng)的FPGA中增加了處理器，在ASIC中增加了可編程性，使得這些產(chǎn)品的界限越來(lái)越模糊了。

FPGA與以前的自己相比，現(xiàn)在都是搖滾明星了。不再只是一個(gè)查找表（LUT）和寄存器的集合，F(xiàn)PGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了現(xiàn)在的系統(tǒng)體系結(jié)構(gòu)和原來(lái)只是用于證明未來(lái)ASIC設(shè)計(jì)架構(gòu)的工具。

FPGA器件系列現(xiàn)在包括了從基本的可編程邏輯到復(fù)雜的SoC器件。在各種應(yīng)用領(lǐng)域，汽車(chē)和其他應(yīng)用領(lǐng)域的人工智能、企業(yè)網(wǎng)絡(luò)、航空航天、國(guó)防和工業(yè)自動(dòng)化等等，F(xiàn)PGA使芯片制造商能夠在需要時(shí)隨時(shí)更新系統(tǒng)。在新的市場(chǎng)中，這種靈活性至關(guān)重要，協(xié)議、標(biāo)準(zhǔn)和最佳案例仍在不斷發(fā)展，ECOs需要保持競(jìng)爭(zhēng)力。

這就是賽靈思（Xilinx）公司的決策理由，Xilinx在它的Zynq FPGA里增加了一個(gè)ARM核處理器，以打造一個(gè)SoC FPGA芯片。Aldec公司的營(yíng)銷(xiāo)總監(jiān)Louie de Luna說(shuō)，“最重要的是，供應(yīng)商已經(jīng)改善了他們的工具流程。這使得他們對(duì)Zynq更感興趣。他們的SDSoC開(kāi)發(fā)環(huán)境看起來(lái)像C，這對(duì)開(kāi)發(fā)人員很有好處，因?yàn)閼?yīng)用程序通常是用C編寫(xiě)的。因此，他們輸入軟件功能，并允許用戶(hù)將這些功能分配給硬件?！?/p>

圖：賽靈思的Zynq-7000 SoC（來(lái)源：Xilinx）

這些不僅僅是SoC FPGA，這也是他們有自主專(zhuān)利的SoC。

“它們可能包含若干個(gè)嵌入式處理器、專(zhuān)用計(jì)算引擎、復(fù)雜接口、大的內(nèi)存等等，” OneSpin Solutions的產(chǎn)品綜合驗(yàn)證專(zhuān)家Muhammad Khan說(shuō)?！跋到y(tǒng)架構(gòu)師計(jì)劃和使用FPGA的可用資源，就像他們做一個(gè)ASIC那樣。設(shè)計(jì)團(tuán)隊(duì)使用綜合工具將他們的SystemVerilog、VHDL或SystemC RTL代碼映射到基本邏輯元件中。對(duì)于設(shè)計(jì)過(guò)程的大部分，在有效針對(duì)FPGA和針對(duì)ASIC或全定制芯片之間的差異正在減小?！?/p>

ArterisIP的首席技術(shù)官Ty Garibay非常熟悉這種演變。“從歷史上看，Xilinx從2010開(kāi)始形成Zynq路徑。他們定義了一種產(chǎn)品，它基本上是把一個(gè)ARM SoC的硬宏嵌入到現(xiàn)有FPGA里，”他說(shuō)?！昂髞?lái)Altera雇我基本上做同樣的事情。價(jià)值命題是SoC子系統(tǒng)是許多客戶(hù)想要的東西，但由于SoC的性質(zhì)，特別是處理器，他們不適合綜合到一個(gè)FPGA。嵌入到實(shí)際可編程邏輯的功能級(jí)是令人望而卻步的，因?yàn)樗鼛缀跏褂昧苏麄€(gè)FPGA的資源。但它可以作為一個(gè)硬件功能只占FPGA很小的資源。你放棄了為SoC提供真正可重構(gòu)邏輯的能力，但它是可編程的軟件，因此它是以這樣的方式來(lái)改變功能。”

這意味著可以實(shí)現(xiàn)一個(gè)軟件可編程，一個(gè)硬宏，然后在構(gòu)架中實(shí)現(xiàn)硬件可編程功能，他們可以一起工作，他說(shuō)?！坝幸恍┖芎玫氖袌?chǎng)，尤其是在低成本汽車(chē)控制的地方，過(guò)去傳統(tǒng)做法是在FPGA旁邊放一個(gè)中等性能的微控制器?？蛻?hù)只會(huì)說(shuō)，‘我只要把整個(gè)功能放到FPGA芯片的硬宏上，以減少電路板空間，減少BOM，降低功率?！?/p>

這符合FPGA在過(guò)去30年中的演變，原來(lái)的FPGA只是一組I/O的可編程架構(gòu)。隨著時(shí)間的推移，內(nèi)存控制器被固化，以及SerDes、RAM、DSP和HBM控制器等等。

“FPGA供應(yīng)商一直不斷在培育芯片，但也增加了越來(lái)越多的硬件邏輯，因?yàn)橛幸粋€(gè)很大比例的客戶(hù)群需求，”Garibay說(shuō)?！敖裉彀l(fā)生的事情是把它擴(kuò)展到軟件可編程那一面，在ARM SoC之前我們添加的大部分東西都是不同形式的硬件，主要與I/O有關(guān)，但我們也有必要嘗試通過(guò)加強(qiáng)可編程邏輯門(mén)來(lái)加固像DSP這樣的東西，因?yàn)槭袌?chǎng)有足夠的應(yīng)用需求。”

01

市場(chǎng)視角

這樣做實(shí)質(zhì)上已經(jīng)把FPGA變成了像設(shè)計(jì)瑞士軍刀一樣的多可能性。

“如果倒轉(zhuǎn)時(shí)間，它只是一堆LUTs和寄存器，而不是門(mén)，”NetSpeed Systems的市場(chǎng)營(yíng)銷(xiāo)和業(yè)務(wù)發(fā)展副總裁Anush Mohandass說(shuō)?！斑@里有一個(gè)經(jīng)典的問(wèn)題，如果你使用通用版本，并將其與特定于專(zhuān)用程序的版本進(jìn)行比較，通用計(jì)算將給出更多的靈活性，而專(zhuān)用的版本會(huì)比通用版本在性能或效率上更優(yōu)。Xilinx和Altera正試圖越來(lái)越多將這兩塊結(jié)合，他們注意到每個(gè)FPGA客戶(hù)都有諸如DSP或某種形式的計(jì)算需求。因此，他們嵌入ARM核，嵌入DSP核，他們嵌入所有不同的PHYs（物理結(jié)構(gòu)）和常用的東西。并固化它，使它更有效，同時(shí)性能指標(biāo)也變得更好?！?/p>

這些新的能力為FPGA在各種新的和現(xiàn)有市場(chǎng)中扮演重要角色打開(kāi)了大門(mén)。

“從市場(chǎng)的角度看，F(xiàn)PGA肯定會(huì)進(jìn)入SoC的市場(chǎng)，”新思科技高級(jí)營(yíng)銷(xiāo)總監(jiān)Piyush Sancheti說(shuō)。“不管你做FPGA還是做十分成熟的ASIC，都有一個(gè)經(jīng)濟(jì)學(xué)問(wèn)題?，F(xiàn)在這些路線開(kāi)始變得模糊，我們看到越來(lái)越多的公司，特別是在某些市場(chǎng)上，反而做FPGA產(chǎn)品的生產(chǎn)會(huì)取得較好的經(jīng)濟(jì)效益?！?/p>

從歷史上看，F(xiàn)PGA曾被用于原型設(shè)計(jì)，但是對(duì)于生產(chǎn)使用來(lái)說(shuō)，它僅限于像航空航天、國(guó)防和通信基礎(chǔ)設(shè)施這樣的市場(chǎng)，Sancheti說(shuō)?！艾F(xiàn)在這個(gè)市場(chǎng)正在擴(kuò)展到汽車(chē)、工業(yè)自動(dòng)化和醫(yī)療電子?！?/p>

02

AI：FPGA的一個(gè)新興市場(chǎng)

那些信奉FPGA的公司一般都是系統(tǒng)供應(yīng)商/ OEM，他們總是希望優(yōu)化自己的IP或AI/ML算法的性能。

“他們想建立自己的芯片，對(duì)于很多人來(lái)說(shuō)，開(kāi)始做ASIC可能會(huì)有點(diǎn)嚇人，” NetSpeed的Mohandass說(shuō)?！皩?duì)于不想花3000萬(wàn)美元的晶圓成本來(lái)制造芯片的他們來(lái)說(shuō)，F(xiàn)PGA是一個(gè)有效的切入點(diǎn)，在那里他們有計(jì)劃中的獨(dú)特算法，獨(dú)特的神經(jīng)網(wǎng)絡(luò)，用FPGA設(shè)計(jì)看看是否可以得到他們正在尋找的功能?！?/p>

目前人工智能應(yīng)用面臨的挑戰(zhàn)是量化，西門(mén)子業(yè)務(wù)Mentor的Catapult HLS綜合驗(yàn)證高級(jí)產(chǎn)品營(yíng)銷(xiāo)經(jīng)理Stuart Clubb說(shuō)?！拔覀冃枰裁礃拥木W(wǎng)絡(luò)，該如何建設(shè)那個(gè)網(wǎng)絡(luò)，內(nèi)存結(jié)構(gòu)是什么？你從網(wǎng)絡(luò)開(kāi)始設(shè)計(jì)，即使只有幾層，有很多數(shù)據(jù)在若干個(gè)系數(shù)中，它很快地旋轉(zhuǎn)到幾百萬(wàn)個(gè)系數(shù)，內(nèi)存帶寬變得非?？膳?。沒(méi)有人知道什么架構(gòu)可行，如果答案是未知的，你就不會(huì)跳進(jìn)去貿(mào)然建立一個(gè)ASIC。”

在企業(yè)網(wǎng)絡(luò)領(lǐng)域，最常見(jiàn)的問(wèn)題是加密標(biāo)準(zhǔn)似乎一直在變化?！鞍鸭用茉O(shè)計(jì)到FPGA里代替設(shè)計(jì)一個(gè)ASIC，對(duì)加密引擎更好，”Mohandass說(shuō)?！盎蛘?，如果你在全球網(wǎng)絡(luò)方面做任何類(lèi)型的數(shù)據(jù)包處理，F(xiàn)PGA仍然給會(huì)你更多的靈活性和可編程性。這就是靈活性發(fā)揮作用的地方，他們也利用了這一點(diǎn)。你仍然可以稱(chēng)之為異構(gòu)計(jì)算，它看起來(lái)更像一個(gè)SoC?！?/p>

03

新規(guī)則

隨著新一代的FPGA SoC，舊的規(guī)則不再適用。具體來(lái)說(shuō)，如果你在板子上調(diào)試，那你就錯(cuò)了，”Clubb指出?！半m然在板上調(diào)試被認(rèn)為是一種低成本的解決方案，這可以追溯到能夠說(shuō)“可編程”的早期階段。但如果現(xiàn)在說(shuō)，‘我發(fā)現(xiàn)一個(gè)bug，我可以修復(fù)它，在一天之內(nèi)編程一個(gè)新的比特流，然后把它放回板子上，再找到下一個(gè)bug，’那就是瘋了。這是一種被視為不關(guān)心成本的心態(tài)，就像你在做普通員工那樣，管理層不會(huì)購(gòu)買(mǎi)模擬器、系統(tǒng)級(jí)工具或調(diào)試器，因?yàn)椤抑皇歉跺X(qián)給那個(gè)家伙完成任務(wù)，我會(huì)對(duì)他大喊大叫，直到他更努力工作?！?/p>

這種行為仍然很普遍，因?yàn)橛凶銐蚨嗟墓?，他們每年都?huì)把底部10%的員工砍掉以讓每個(gè)人都保持警覺(jué)的態(tài)度，他說(shuō)。

然而，F(xiàn)PGA SoC是真正的SoC，需要相同的嚴(yán)格設(shè)計(jì)和驗(yàn)證方法?！笆聦?shí)上，可編程的構(gòu)造并不真正影響設(shè)計(jì)和驗(yàn)證，”Clubb說(shuō)?！叭绻阕鲆粋€(gè)SoC，例如，你可以做我聽(tīng)到的一些客戶(hù)稱(chēng)之為“樂(lè)高”工程，這是一個(gè)框圖法。我需要一個(gè)處理器，一個(gè)內(nèi)存，一個(gè)GPU，一些其他的小模塊，一個(gè)DMA內(nèi)存控制器，WiFi，USB和PCI。這些都是你組裝的‘樂(lè)高’塊。麻煩的是，你必須確認(rèn)他們能工作，并且能在一起工作?！?/p>

盡管如此，F(xiàn)PGA SoC系統(tǒng)開(kāi)發(fā)人員還是很快趕上了他們的SoC兄弟們，在那里，驗(yàn)證方法是值得關(guān)注的。

“它們不是像原先的傳統(tǒng)硅SoC開(kāi)發(fā)商那樣的心態(tài)：‘這將花費(fèi)我200萬(wàn)美元，所以我最好把它弄對(duì)?！?yàn)镕PGA的失敗成本很低，”Clubb說(shuō)?！暗侨绻慊?00萬(wàn)美元開(kāi)發(fā)FPGA，你弄錯(cuò)了，現(xiàn)在你要花三個(gè)月來(lái)修復(fù)bug，還有一些其他問(wèn)題需要解決。需要組建多大的團(tuán)隊(duì)，要花多少錢(qián)，產(chǎn)品上市時(shí)間的處罰成本，市場(chǎng)在哪里等等？這些都是很難明確量化的成本。如果你是在一個(gè)消費(fèi)領(lǐng)域，幾乎不太可能去考慮用FPGA，你真正關(guān)心的是它能不能趕上圣誕節(jié)前上市，所以有一點(diǎn)不同的優(yōu)先級(jí)?？紤]定制硅中做SoC的總成本和風(fēng)險(xiǎn)，當(dāng)你扣動(dòng)扳機(jī)說(shuō)：‘這是我的系統(tǒng)，我已經(jīng)完成了，’其實(shí)你看不到那么多。我們知道，這個(gè)行業(yè)正在整合，很少有大玩家做大籌碼。每個(gè)人都想辦法來(lái)做，而這些正是FPGA可以提供的?！?/p>

04

新的折衷方案

工程團(tuán)隊(duì)設(shè)計(jì)目標(biāo)器件時(shí)常常會(huì)有意留出一些選項(xiàng)，這并不少見(jiàn)。Sancheti說(shuō)，“我們看到很多公司創(chuàng)建RTL并驗(yàn)證它，幾乎不知道是去做FPGA還是做ASIC，因?yàn)楹芏嘁蛩乜梢宰屵@個(gè)決定改變。你可以從FPGA開(kāi)始，如果達(dá)到了某個(gè)量，從經(jīng)濟(jì)學(xué)角度考慮可能你會(huì)去做一個(gè)ASIC?！?/p>

這尤其適用于今天的人工智能應(yīng)用領(lǐng)域。

“已經(jīng)有一系列技術(shù)被用于人工智能算法加速，”eSilicon市場(chǎng)營(yíng)銷(xiāo)副總裁Mike Gianfagna說(shuō)?！帮@然，AI算法已經(jīng)存在很長(zhǎng)時(shí)間了，但是現(xiàn)在我們突然碰到更加復(fù)雜的情況是如何使用它們，頗堪稱(chēng)奇的是在近乎實(shí)時(shí)的速度下運(yùn)行它們的能力。它從CPU開(kāi)始，然后轉(zhuǎn)移到GPU。即使GPU是一個(gè)可編程的通用器件，一個(gè)就可以適合所有。雖然架構(gòu)擅長(zhǎng)并行處理，因?yàn)檫@就是圖形加速的全部?jī)?nèi)容，這很方便，這就是AI的全部?jī)?nèi)容。在很大程度上它是好用的，但它仍然是一種通用的方法。這樣你就可以得到一定程度的性能和功率的覆蓋。一些人接下來(lái)要轉(zhuǎn)移到FPGA，因?yàn)檫@比你用GPU可以更好地設(shè)計(jì)電路，并在性能和功率效率方面取得進(jìn)步。ASIC對(duì)功率和性能來(lái)說(shuō)是終極的，因?yàn)樵谀抢锬阌幸粋€(gè)完全定制的架構(gòu)，它能滿(mǎn)足你所需要的，不多也不少。這顯然是最好的?！?/p>

人工智能算法很難映射到硅中，因?yàn)楣杼幱趲缀醪蛔兊臓顟B(tài)。所以在這一點(diǎn)上做一個(gè)全定制的ASIC不是一個(gè)好的選擇，因?yàn)橄鄬?duì)硅的時(shí)代它已經(jīng)過(guò)時(shí)了?！癋PGA是很好的選擇，因?yàn)槟憧梢灾匦戮幊趟鼈?，所以在昂貴芯片上的投資也不會(huì)損失?！?Gianfagna說(shuō)。

這里，有一些自定義內(nèi)存配置，以及某些子系統(tǒng)功能，如卷積和轉(zhuǎn)置存儲(chǔ)器，它們被再次使用。因此，當(dāng)算法可能改變時(shí)，有一些模塊不會(huì)被改變/或被反復(fù)使用。他補(bǔ)充說(shuō)?？紤]到這一點(diǎn)，ESILICON正在開(kāi)發(fā)一個(gè)帶有軟件分析的平臺(tái)來(lái)研究人工智能算法，目標(biāo)是能夠更快地為特定的應(yīng)用選擇最佳的體系結(jié)構(gòu)。

“FPGA為你提供了更換機(jī)器或發(fā)動(dòng)機(jī)的靈活性，因?yàn)槟憧赡軙?huì)遇到一種新的網(wǎng)絡(luò)，提交ASIC是有風(fēng)險(xiǎn)的，因?yàn)槟銢](méi)有最好的支持，以及這樣的靈活性，”，eSilicon IP工程副總裁Deepak Sabharwal說(shuō)?！叭欢?，F(xiàn)PGA總是會(huì)在容量和性能上受到限制，所以你將無(wú)法真正達(dá)到FPGA的生產(chǎn)水平規(guī)格。你可以玩它和歸類(lèi)東西，但最終你可能不得不建立一個(gè)ASIC?！?/p>

05

嵌入式LUTs

另一個(gè)在過(guò)去幾年取得了立足點(diǎn)的選擇是嵌入式FPGA，它將可編程性構(gòu)建為ASIC，而不是將ASIC的性能和功率優(yōu)勢(shì)添加到FPGA中。

“FPGA SoC仍然主要是FPGA，具有相對(duì)少量的芯片面積用于加工，”Flex Logix首席執(zhí)行官Geoff Tate說(shuō)?！皬目驁D看不出規(guī)模，要看實(shí)際芯片的照片，主要面積還是FPGA。但是有一類(lèi)應(yīng)用程序和客戶(hù)，F(xiàn)PGA邏輯和SoC的部分之間的正確比率是更小的FPGA，他們的RTL編程在一個(gè)更具成本效益的芯片尺寸上?！?/p>

這種方法在航空航天、無(wú)線基站、電信、網(wǎng)絡(luò)、汽車(chē)和視覺(jué)處理領(lǐng)域，尤其是人工智能領(lǐng)域找到了牽引力?！八惴ㄗ兓绱酥?，以至于芯片在返回時(shí)幾乎就過(guò)時(shí)了”Tate說(shuō)?！笆褂靡恍┣度胧紽PGA，可以讓他們更快地進(jìn)行算法迭代。”

從人駕駛汽車(chē)轉(zhuǎn)向自動(dòng)駕駛汽車(chē)，這一點(diǎn)尤其明顯。雖然失效和老化的問(wèn)題得到了很多關(guān)注，但挑戰(zhàn)是如何保持“優(yōu)雅的退化”。根據(jù)Achronix系統(tǒng)工程副總裁Raymond Nijssen的說(shuō)法，“性能和質(zhì)量隨著時(shí)間的推移而變化，標(biāo)準(zhǔn)也是如此。對(duì)汽車(chē)識(shí)別一個(gè)孩子過(guò)街的要求是相對(duì)較新的。沒(méi)有人知道規(guī)章會(huì)如何改變，或者你如何測(cè)試。但你如何測(cè)試還不知道的標(biāo)準(zhǔn)呢？”

在這種情況下，可編程性對(duì)于避免重做整個(gè)芯片或模塊就變得至關(guān)重要，Nijssen說(shuō)。

06

設(shè)計(jì)調(diào)試

盡管這只是一部分原因，與所有的SoC一樣，了解如何調(diào)試這些系統(tǒng)，并在儀器中構(gòu)建，可以幫助它們?cè)诔蔀橹饕獑?wèn)題之前識(shí)別它們。

“隨著系統(tǒng)FPGA變得更像SoC，他們需要適用于在SoC中的開(kāi)發(fā)和調(diào)試方法，”UltraSoC的首席執(zhí)行官Rupert Baines說(shuō)。“有一個(gè)（也許是天真的）信念，因?yàn)樵贔PGA上你可以看到所有東西，調(diào)試起來(lái)一定很容易。這在比特級(jí)別上是正確的，帶有波形觀察器，但是當(dāng)?shù)竭_(dá)系統(tǒng)級(jí)時(shí)它不成立。最新的大型FPGA顯然是系統(tǒng)級(jí)的。在這一點(diǎn)上，你從一個(gè)探針排列得到的波形圖并不是非常有用。你需要一個(gè)邏輯分析器，一個(gè)協(xié)議分析器，以及處理器內(nèi)核本身的良好的調(diào)試和跟蹤能力?！?/p>

FPGA的大小和復(fù)雜性要求與ASIC類(lèi)似的驗(yàn)證過(guò)程。基于測(cè)試臺(tái)的復(fù)雜的UVM支持模擬，通常也支持仿真。正規(guī)的工具都在這里扮演著重要的角色，從自動(dòng)設(shè)計(jì)檢查，到權(quán)威驗(yàn)證以及一系列強(qiáng)大的解決方案。雖然FPGA可以比ASIC更快速、更便宜地改變，這是事實(shí)，在大型SoC中檢測(cè)和診斷BUG的困難意味著在進(jìn)入實(shí)驗(yàn)室之前必須對(duì)它們進(jìn)行徹底的驗(yàn)證，OneSpin的Khan說(shuō)。

事實(shí)上，在一個(gè)領(lǐng)域中，對(duì)FPGA SoC的驗(yàn)證要求比在RTL輸入和后綜合網(wǎng)表之間的ASIC等價(jià)性檢查更高。FPGA的闡述、綜合和優(yōu)化階段常常比傳統(tǒng)的ASIC邏輯綜合流程對(duì)設(shè)計(jì)有更多的修改。這些變化可以包括跨越循環(huán)邊界的移動(dòng)邏輯，以及在存儲(chǔ)器結(jié)構(gòu)中實(shí)現(xiàn)寄存器。徹底的時(shí)序電路等價(jià)性檢查對(duì)于確保最終的FPGA設(shè)計(jì)仍然符合RTL中的原始設(shè)計(jì)者意圖是必不可少的，Khan補(bǔ)充說(shuō)。

在工具方面，也有優(yōu)化性能的空間?！笆褂们度胧揭曈X(jué)應(yīng)用程序，其中很多都是為Zynq編寫(xiě)的，每秒鐘可以獲得5幀圖像。但如果你用硬件加速，就可以得到每秒25-30幀，這為新型器件鋪平了道路。問(wèn)題是，這些器件的仿真和驗(yàn)證并不簡(jiǎn)單。你需要在軟件和硬件之間進(jìn)行集成，這是困難的。如果你在SoC運(yùn)行所有的東西，那太慢了。它可以模擬5到7個(gè)小時(shí)，如果你用協(xié)同仿真，就可以大大節(jié)省模擬時(shí)間，” Aldec’s de Luna說(shuō)。

簡(jiǎn)單地說(shuō)，在復(fù)雜的ASIC中使用的相同類(lèi)型的方法現(xiàn)在正在用于復(fù)雜的FPGA中。隨著這些器件在功能安全性應(yīng)用中的使用，這一點(diǎn)變得越來(lái)越重要。

“這就是為了確保有故障傳播路徑，然后驗(yàn)證這些路徑的形式化分析，” Cadence的集團(tuán)營(yíng)銷(xiāo)總監(jiān)Adam Sherer說(shuō)?！斑@些東西都是非常適合形式化分析。FPGA驗(yàn)證的傳統(tǒng)方法是無(wú)法完成這類(lèi)驗(yàn)證任務(wù)的。它在FPGA設(shè)計(jì)中仍然很普遍，假設(shè)它非常快，很容易達(dá)到以系統(tǒng)速度運(yùn)行的硬件測(cè)試。即使它運(yùn)行在系統(tǒng)速度，一個(gè)非常簡(jiǎn)單的模擬就能完成一個(gè)全面的檢查。然后你編程這些器件，在實(shí)驗(yàn)室開(kāi)始啟動(dòng)運(yùn)行。除了實(shí)驗(yàn)室中的可觀測(cè)性和可控性是極其有限的，這是一個(gè)相對(duì)快速的路徑。因?yàn)橹挥性趶腇PGA的內(nèi)部拉動(dòng)數(shù)據(jù)到引腳才能進(jìn)行探測(cè)，這樣才能在測(cè)試儀上看到它們?！?/p>

Breker驗(yàn)證系統(tǒng)公司的首席營(yíng)銷(xiāo)官Dave Kelf同意這一點(diǎn)，“這使得器件驗(yàn)證的方式發(fā)生了有趣的轉(zhuǎn)變。在過(guò)去，通過(guò)將設(shè)計(jì)加載到FPGA本身并在測(cè)試卡上實(shí)時(shí)運(yùn)行的方法使較小的器件盡可能多地驗(yàn)證。隨著SoC和軟件驅(qū)動(dòng)設(shè)計(jì)的出現(xiàn)，可以預(yù)期這種自我“原型”的驗(yàn)證方式可能與軟件驅(qū)動(dòng)的技術(shù)結(jié)合得很好，對(duì)于這個(gè)過(guò)程的某些階段，它確實(shí)如此。然而，在原型開(kāi)發(fā)過(guò)程中識(shí)別問(wèn)題并調(diào)試它們是很復(fù)雜的。這種較早的驗(yàn)證階段需要進(jìn)行仿真，因此SoC風(fēng)格的FPGA看起來(lái)越來(lái)越像一個(gè)ASIC?？紤]到這兩個(gè)過(guò)程，它們之間的協(xié)同使得過(guò)程更加高效，包括常見(jiàn)的調(diào)試和測(cè)試平臺(tái)。新的進(jìn)展，如便攜式激勵(lì)（Portable Stimulus）會(huì)提供這種協(xié)同性，事實(shí)上，使得SoC FPGA更易于管理了?！?/p>

07

結(jié)論

Sherer說(shuō)，展望未來(lái)，用戶(hù)正在尋求把那種在ASIC世界更嚴(yán)格的工藝整合到FPGA。

“有大量的培訓(xùn)和分析，他們希望在FPGA中有更多的技術(shù)用于調(diào)試，以獲得這樣的支持?！彼f(shuō)?！癋PGA社區(qū)傾向于落后于現(xiàn)有技術(shù)，傾向于使用非常傳統(tǒng)的方法。因此，他們需要在空間、規(guī)劃和管理、需求追溯等方面進(jìn)行培訓(xùn)和培養(yǎng)意識(shí)。來(lái)自SoC流程的那些元素在FPGA中是絕對(duì)必要的，而FPGA本身并沒(méi)有推動(dòng)這個(gè)那么多，而是那些最終應(yīng)用的工業(yè)標(biāo)準(zhǔn)在推動(dòng)它。需要對(duì)在FPGA環(huán)境下工作的工程師進(jìn)行再培訓(xùn)和再教育?！?/p>

在大量需要靈活性的應(yīng)用驅(qū)動(dòng)下，ASIC和FPGA之間的界限正變得模糊，系統(tǒng)架構(gòu)越來(lái)越多地結(jié)合可編程性與硬件邏輯，以及工具，這些現(xiàn)在都適用于兩者。這種趨勢(shì)不太可能很快改變，因?yàn)樵S多新應(yīng)用領(lǐng)域要求的這些組合仍然還處于萌芽階段。