1 背景知識

采用基于FPGA的方式進行系統(tǒng)設計，具備運行傳輸速度快、并行處理內部程序、有大量開發(fā)好的IP核、引腳眾多、設計靈活等優(yōu)點。

針對被測樣機的功能模式和受控電路模塊眾多，對控制器I/O引腳資源要求較高，所以本系統(tǒng)設計需采用FPGA作為核心控制單元，以實現對被測樣機的管理控制，和實現數據采集、通道切換、信號控制、數據通信等功能。

本設計中選用了Spartan6系列的XC6SLX150-2FG484C這款FPGA芯片，其內部資源豐富，用戶可用IO數達168個，滿足該系統(tǒng)的設計需求。

2 系統(tǒng)設計

2.1 總體方案

被測樣機需對8個被測設備進行循環(huán)測量與控制，并對測量數據進行記錄判讀、存儲轉發(fā)，使用FPGA作為核心控制單元進行總體方案設計，得到本系統(tǒng)的FPGA控制結構框圖如下圖1所示。需實現的主要功能有，通道切換控制、信號采集控制、控制信號生成、以太網數據通信等。

圖 1 系統(tǒng)FPGA控制結構框圖

2.2 總體設計

本系統(tǒng)采用Verilog語言進行程序設計，得到如下圖2所示的程序設計結構層次圖。

其中，頂層模塊將各層綜合、控制數據的交換等功能。頂層下面包含五大子模塊：

1）時鐘模塊，用于時鐘生成；

2）數據控制模塊，用于控制和緩存數據；

3）W5500控制模塊，實現TCP/IP協議與PC端進行數據傳輸；

4）開關控制模塊，根據PC端命令實現對被測樣機的控制；

5）STM32控制模塊，實現FPGA與AD采集、串口通信等的交互和控制。

圖 2 FPGA程序設計結構層次圖

綜合頂層模塊得到如下如3所示的RTL原理圖，圖中5個紅框對應上述五大模塊。

圖 3 系統(tǒng)頂層綜合RTL原理圖

2.3 子模塊設計

2.3.1 數據控制模塊

數據控制模塊主要完成對各個模塊數據、命令的緩存、交互功能，對其進行仿真測試，得到仿真結果圖如下圖4所示。

圖 4 數據控制模塊的仿真圖

對應的實際環(huán)境測試結果如下圖5所示，實現了靈活的數據處理功能。

圖 5 數據控制模塊實物測試圖

2.3.2 開關控制模塊

被測樣機的切換開關數量眾多，且有先后順序，結合功能和時序要求，設計實現了如下圖6的仿真結果。

圖 6 開關控制模塊仿真結果圖

結合W5500控制模塊，對開關切換模塊進行實物測試，得到如下圖7所示結果。在此測試中，回傳的數據正確解析了發(fā)送數據的命令，并驗證了對被測樣機的開關切換、通道選擇等功能。

圖 7 開關控制模塊實物測試結果圖

2.3.3 STM32控制模塊

此模塊主要實現了AD采集控制，和FPGA與STM32功能的交互，在此對AD采集與其他模塊的控制進行仿真和測試，得到如下圖8所示的AD采集控制和交互仿真結果。

圖 8 AD采集控制和交互仿真結果

對AD采集的控制，要和其他模塊協調配合。如從仿真中可看出，在收到CmdAnalyzOk信號后，AD數據才會更新到B_FIFO中保存，并在收到W5500WrFlag信號后才進行數據傳輸。

實物測試結果圖如下圖9所示。實現了根據命令數據采集相應通道的AD值，并通過TCP/IP回傳到PC端。

圖 9 AD采集控制和交互實際測試圖

2.4 系統(tǒng)測試

上節(jié)已對各個子模塊進行了分層設計和實現，現在進行綜合設計與測試。先實現全部的開關切換功能，整體仿真結果如下圖10所示，實現了所有開關切換和通道選擇的功能。

圖 10 多通道系統(tǒng)開關切換模塊仿真

綜合全部模塊，對頂層進行實際測試，得到如下圖11所示的多通道綜合測試系統(tǒng)實物測試結果圖。實測結果驗證了系統(tǒng)功能實現的正確性，PC端可循環(huán)發(fā)送命令，FPGA端接收并解析命令進行相應的控制（開關切換、信號采集等），然后將數據回饋到PC端，實現了多通道綜合測試系統(tǒng)的設計。

圖 11 多通道綜合測試系統(tǒng)實物測試結果圖

3 結語

本設計以FPGA為核心控制單元，實現了一種多通道綜合測試系統(tǒng)，具備開關切換、通道選擇、數據采集、TCP/IP協議數據傳輸等功能，充分利用和體現了FPGA的優(yōu)勢，提供了一種功能完善、性能優(yōu)良的綜合測試系統(tǒng)設計方案。