5月22日?qǐng)?bào)道，今天，美國(guó)eFPGA IP企業(yè)Achronix半導(dǎo)體公司在京發(fā)布其全新Speedster7t FPGA系列產(chǎn)品，基于一種高度優(yōu)化的全新架構(gòu)，采用臺(tái)積電7nm FinFET工藝制造，主要針對(duì)AI/ML、高帶寬數(shù)據(jù)、網(wǎng)絡(luò)處理等方面加速。

FPGA即現(xiàn)場(chǎng)可編程邏輯陣列，特點(diǎn)是通用性，可以按照設(shè)計(jì)者的需要進(jìn)行靈活編程，比專用芯片（ASIC）更加靈活。在數(shù)據(jù)中心，F(xiàn)PGA作為替代GPU、ASIC的另一種方案正得到越來越多的應(yīng)用。

和其他FPGA供應(yīng)商不同的是，Achronix是唯一一家既提供獨(dú)立FPGA芯片，又提供Speedcore嵌入式FPGA（eFPGA）IP的半導(dǎo)體公司。

Achronix公司董事長(zhǎng)兼首席執(zhí)行官Robert Blake、亞太區(qū)總經(jīng)理羅煒亮及中國(guó)區(qū)同事來到現(xiàn)場(chǎng)，介紹該公司革新的FPGA產(chǎn)品以及在中國(guó)市場(chǎng)的最新進(jìn)展和策略。

據(jù)Robert Blake介紹，該產(chǎn)品具有針對(duì)高帶寬和AI/ML應(yīng)用進(jìn)行優(yōu)化的全新機(jī)器學(xué)習(xí)處理器（MLP），以及革命性的新型二維片上網(wǎng)絡(luò)2D NOC，將FPGA與ASIC的布線結(jié)構(gòu)和計(jì)算引擎結(jié)合，能提供與ASIC如出一轍的性能、可簡(jiǎn)化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，遠(yuǎn)超傳統(tǒng)的FPGA解決方案。

此外，Achronix將在今年第四季度提供相應(yīng)的評(píng)估器件和加速卡。

一、Speedster7t FPGA+家族

Achronix著眼于解決高性能計(jì)算、網(wǎng)絡(luò)存儲(chǔ)加速、超高帶寬網(wǎng)絡(luò)處理、機(jī)器學(xué)習(xí)等應(yīng)用面臨的挑戰(zhàn)，提供的產(chǎn)品包括可編程的FPGA結(jié)構(gòu)、具有硬連線系統(tǒng)級(jí)模塊的分立式高性能和高密度FPGA、數(shù)據(jù)中心和HPC硬件加速器板，以及支持所有Achronix產(chǎn)品的EDA軟件。

該公司總部位于美國(guó)加利福尼亞州圣克拉拉市，在美國(guó)、歐洲和中國(guó)都設(shè)有銷售辦公室和代表處，在印度班加羅爾設(shè)有一間研發(fā)和設(shè)計(jì)辦公室。

Archronix目前有三個(gè)產(chǎn)品系列：獨(dú)立芯片，嵌入式FPGA內(nèi)核，和客戶的芯片進(jìn)行組合封裝。

新發(fā)布的Speedster7t FPGA系列產(chǎn)品專為高帶寬數(shù)據(jù)加速和AI/ML而設(shè)計(jì)，具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC），以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器（MLP）模塊陣列，高效提升運(yùn)算能力。

Achronix公司董事長(zhǎng)兼首席執(zhí)行官Robert Blake表示，Speedster7t是Achronix史上最令人激動(dòng)的發(fā)布，代表了建立在4個(gè)架構(gòu)代系的硬件和軟件開發(fā)基礎(chǔ)上的創(chuàng)新和積淀。Speedster 7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，提供了一個(gè)全新的“FPGA+”芯片品類，可將高性能技術(shù)的極限大大提升。

Achronix工程團(tuán)隊(duì)重新構(gòu)想了整個(gè)FPGA架構(gòu)，以平衡片上處理、互連和外部輸入輸出接口（I/O），以實(shí)現(xiàn)數(shù)據(jù)密集型應(yīng)用吞吐量最大化，應(yīng)用場(chǎng)景包括高性能AI/ML應(yīng)用、數(shù)據(jù)中心的邊緣計(jì)算、網(wǎng)絡(luò)處理、5G網(wǎng)絡(luò)處理、存儲(chǔ)、IP授權(quán)技術(shù)。

Speedster7t FPGA系列產(chǎn)品經(jīng)歷3年研發(fā)，采用臺(tái)積電7nm FinFET工藝制造，以接收來自多個(gè)高速來源的大量數(shù)據(jù)而設(shè)計(jì)，同時(shí)還需將數(shù)據(jù)分發(fā)到可編程片上算法性和處理單元中，然后以均可能低的延遲來提供那些結(jié)果。

新一代FPGA產(chǎn)品還包括高帶寬GDDR6接口、400G以太網(wǎng)端口和PCl Express Gen5等接口，所有單元互連已提供ASIC級(jí)帶寬，同時(shí)保留FPGA的可編程性。

二、Speedster7t FPGA的六大優(yōu)勢(shì)

具體來看，Speedster7t FPGA有六大優(yōu)勢(shì)，包括創(chuàng)新的機(jī)器學(xué)習(xí)處理器（MLP）、高帶寬片上網(wǎng)絡(luò)（NOC）以及第一個(gè)支持GDDR6高帶寬存儲(chǔ)器等。

1、對(duì)計(jì)算性能高度優(yōu)化

Speedster7t FPGA的核心是全新機(jī)器學(xué)習(xí)處理器（MLP）中大規(guī)模的可編程計(jì)算單元平行陣列，可提供業(yè)界最高的、基于FPGA的計(jì)算密度，每個(gè)乘累加單元支持最多32個(gè)乘法器。

MLP是高度可配置、計(jì)算密集型的單元模塊，內(nèi)嵌緩存，可支持4到24位的整點(diǎn)格式和高效的浮點(diǎn)模式，包括對(duì)TensorFlow的16位格式的支持，以及可使每個(gè)MLP的計(jì)算引擎加倍的增壓塊浮點(diǎn)格式的直接支持。

MLP與嵌入式存儲(chǔ)器模塊緊密相鄰，通過消除傳統(tǒng)設(shè)計(jì)中與FPGA布線相關(guān)的延遲，來確保以750MHz的最高性能將數(shù)據(jù)傳送到MLP。

這種高密度計(jì)算與高性能數(shù)據(jù)傳輸?shù)慕Y(jié)構(gòu)使得處理器邏輯陣列能提供基于FPGA的最高可用計(jì)算能力以每秒萬億次運(yùn)算量數(shù)量為單位（TOPS）。

2、世界級(jí)帶寬

高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的另一關(guān)鍵是高片外存儲(chǔ)器帶寬，以為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖。

Speedster7t FPGA是第一個(gè)也是當(dāng)前唯一支持GDDR6高帶寬存儲(chǔ)器的FPGA，GDDR6是具有最高帶寬的外部存儲(chǔ)器件，每個(gè)GDDR6存儲(chǔ)控制器能支持512Gbps的帶寬。

相比基于HBM的FPGA，采用GDDR6的FPGA方案成本低了一半，并且更加靈活，允許客戶選擇不同容量和帶寬。

另外，Robert Blake在接受采訪時(shí)補(bǔ)充說，做這種高帶寬存儲(chǔ)FPGA方案，Achronix在業(yè)界的成本是最低的。

Speedster7t FPGA器件中含多達(dá)8個(gè)GDDR6控制器，可支持4 Tbps的GDDR6累加帶寬，并以很小的成本可提供與基于FPGA等效存儲(chǔ)帶寬。

美光已攜手Achronix去實(shí)現(xiàn)全球第一個(gè)面向高帶寬存儲(chǔ)需求而直接加載了GDDR6的FPGA產(chǎn)品。

美光計(jì)算與聯(lián)網(wǎng)業(yè)務(wù)部營(yíng)銷副總裁Mal Humphrey認(rèn)為，這種創(chuàng)新的可擴(kuò)展解決方案，將推動(dòng)AI領(lǐng)域的差異化，其中異構(gòu)計(jì)算可選方案和高性能的存儲(chǔ)是加速獲得數(shù)據(jù)內(nèi)涵的必需部分。

3、高速接口

此外，Speedster7t FPGA還包括業(yè)界最高性能的接口端口，以支持極高帶寬的數(shù)據(jù)流，能支持極高帶寬的數(shù)據(jù)流。

Speedster7t FPGA器件擁有72個(gè)業(yè)界最高性能的SerDes，可達(dá)到1到112 GBps的速度。其前向糾錯(cuò)（FEC）的硬件400G以太網(wǎng)MAC，支持4x100G和8x50G的配置，每個(gè)控制器有8或16個(gè)通道的硬件PCI Express Gen5控制器。