鎖相環(huán)基本上是每一個(gè)fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時(shí)鐘資源對(duì)xilinx fpga的底層時(shí)鐘資源做過說明，但是對(duì)于fpga的應(yīng)用來說，使用Clocking Wizard IP時(shí)十分方便的。
2023-06-12 17:42:03
8964 
本文介紹一個(gè)FPGA常用模塊：SRIO（Serial RapidIO）。SRIO協(xié)議是一種高速串行通信協(xié)議，在我參與的項(xiàng)目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的詳細(xì)介紹網(wǎng)上有很多，本文主要簡單介紹一下SRIO IP核的使用和本工程的源代碼結(jié)構(gòu)。
2023-12-12 09:19:083688 
Xilinx的FIR IP核屬于收費(fèi)IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí)，現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
2025-03-01 14:44:192709 
如果要在Xilinx的FPGA上使用萬兆以太網(wǎng)通信，大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY，上層通過HDL實(shí)現(xiàn)構(gòu)建MAC和IP層，這種方式難度會(huì)比較大，底層需要完成PHY層的設(shè)計(jì)，最終我想通過這種方式實(shí)現(xiàn)萬兆以太網(wǎng)的搭建。
2025-04-18 15:16:301735 
DMA IP核來實(shí)現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E，包括創(chuàng)建項(xiàng)目、配置ADC接口、添加和連接DMA IP核、設(shè)計(jì)控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強(qiáng)調(diào)了系統(tǒng)實(shí)現(xiàn)中不可或缺的ip_repo文件的重要性和作用。
2025-07-29 14:12:224847 我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
的提升。同時(shí)也給運(yùn)算增加了難度，對(duì)并行化運(yùn)算、靈活化運(yùn)算提出了更高的運(yùn)算。三、FPGA H.265IP核簡介1.性能摘要2.特點(diǎn)?H.265幀速率：1fps-60fps?支持雙流輸出?支持投資回報(bào)率
2019-03-08 10:47:22
的基礎(chǔ)上，給出了一種仿真調(diào)試方 案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。1 OC8051結(jié)構(gòu)分析OpenCores網(wǎng)站提供的OC8051 IP核
2012-08-11 11:41:47
。
了解IP內(nèi)核的特性和使用方式：在選定IP內(nèi)核后，應(yīng)詳細(xì)閱讀其文檔，了解內(nèi)核的功能、性能、接口以及使用限制等。這有助于在設(shè)計(jì)中更好地利用這些內(nèi)核，避免潛在的問題。
集成IP內(nèi)核到FPGA設(shè)計(jì)中：在
2024-04-28 09:41:04
本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯
FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費(fèi)大量時(shí)間重復(fù)造輪子。
當(dāng)我們面對(duì)使用新IP核
2023-11-17 11:09:22
FPGA的IP軟核使用技巧主要包括以下幾個(gè)方面：
理解IP軟核的概念和特性 ：
IP軟核是指用硬件描述語言（如VHDL或Verilog）描述的功能塊，但并不涉及具體的電路實(shí)現(xiàn)細(xì)節(jié)。它通常只經(jīng)過功能
2024-05-27 16:13:24
有誰知道現(xiàn)在國內(nèi)外有哪些公司賣FPGA的圖像處理相關(guān)的IP核？
2015-04-28 21:34:24
是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中。到了SOC 階段，IP 核設(shè)計(jì)已成為ASIC 電路設(shè)計(jì)公司和FPGA
2018-09-03 11:03:27
Xilinx FPGA入門連載43：FPGA片內(nèi)ROM實(shí)例之功能概述特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 功能概述該工程
2016-01-06 12:22:53
實(shí)例內(nèi)部系統(tǒng)功能框圖如圖所示。我們通過IP核例化一個(gè)RAM，定時(shí)遍歷寫入其所有地址的數(shù)據(jù)，然后再遍歷讀出所有地址的數(shù)據(jù)。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察FPGA片內(nèi)RAM
2016-01-20 12:28:28
實(shí)例內(nèi)部系統(tǒng)功能框圖如圖所示。我們通過IP核例化一個(gè)FIFO，定時(shí)寫入數(shù)據(jù)，然后再讀出所有數(shù)據(jù)。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察FPGA片內(nèi)FIFO的讀寫時(shí)序。 2 模塊
2016-02-26 10:26:05
`Xilinx FPGA入門連載59：FPGA 片內(nèi)ROM FIFO RAM聯(lián)合實(shí)例之功能概述特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s
2016-03-16 12:43:36
`Xilinx系列FPGA芯片IP核詳解（完整高清書簽版）`
2017-06-06 13:15:16
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計(jì)，謝謝
2016-12-25 17:05:38
利用FPGA自帶的
IP核實(shí)現(xiàn)雙口RAM用于2
片MCU進(jìn)行數(shù)據(jù)交換時(shí)多次讀數(shù)據(jù)后RAM中數(shù)據(jù)變?yōu)榱?，是什么意思，打什么幫幫忙?。。。。。。。。。。。。。?/div>
2018-01-15 16:22:16
可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。隨著CPLD/FPGA的規(guī)模越來越大，設(shè)計(jì)越來越復(fù)雜，使用IP核是一個(gè)趨勢(shì)?！ ”疚难芯苛薃TM流量控制的原理，并給出了一種IP核的實(shí)現(xiàn)方法，該IP核不僅可以用于獨(dú)立芯片，還可以作為系統(tǒng)的一個(gè)子模塊直接調(diào)用。
2011-09-27 11:54:25
實(shí)現(xiàn)，于是2001年Altera第一次提出了可編程片上系統(tǒng)(SOPC)概念，并且推出了第一款嵌入式處理器軟核Nios以及之后的第二代Nios II以及相應(yīng)的開發(fā)環(huán)境，此后Xilinx也推出
2020-03-09 06:50:07
USB_OTG_IP核中AMBA接口的設(shè)計(jì)與FPGA實(shí)現(xiàn)
2012-08-06 11:40:55
`本視頻是Combat FPGA開發(fā)板的配套視頻課程，本章節(jié)課程主要介紹如何利用Gowin FPGA實(shí)現(xiàn)MAC協(xié)議開發(fā)。內(nèi)容包括MAC協(xié)議概述，MAC幀結(jié)構(gòu)，以及Gowin以太網(wǎng)Mac IP使用簡介
2021-05-06 15:08:59
摘要針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語言編寫，利用ModelSim
2019-07-03 07:56:53
對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們，特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用，適宜的IP核對(duì)開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫的概念相似。IP即電路功能模塊，用戶可以直接調(diào)用這些模塊
2024-04-29 21:01:16
各位前輩好!我在用Xilinx Virtex5 FPGA做通過千兆網(wǎng)和上位機(jī)通信，有幾個(gè)問題想請(qǐng)教：1、tri-mode ethernet mac 和 virtex-5 embedded
2016-05-31 22:41:53
基于FPGA的IP核8051上實(shí)現(xiàn)TCPIP的設(shè)計(jì)
2012-08-06 12:18:28
我畢業(yè)設(shè)計(jì)要做一個(gè)基于FPGA的IP核的DDS信號(hào)發(fā)生器，但是我不會(huì)用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
基于FPGA的FFT和IFFT IP核應(yīng)用實(shí)例AT7_Xilinx開發(fā)板（USB3.0+LVDS）資料共享騰訊鏈接：https://share.weiyun.com/5GQyKKc百度網(wǎng)盤鏈接
2019-08-10 14:30:03
Ethernet PCS/PMA IP核本案例使用10G Ethernet PCS/PMA IP核實(shí)現(xiàn)物理層（PCS與PMA）功能。10G Ethernet PCS/PMA IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)
2021-01-21 19:24:54
在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4
2019-08-21 06:47:43
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語言程序，可較方便地進(jìn)行修改和定制，以提高設(shè)計(jì)效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計(jì)方案和實(shí)現(xiàn)方法，該IP核既可以應(yīng)用在獨(dú)立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實(shí)現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
。FPGA具有并行運(yùn)算、反復(fù)使用、大量可使用的軟核的優(yōu)勢(shì)，是實(shí)現(xiàn)機(jī)器視覺理想構(gòu)架的合理選擇。 FPGA是小批量系統(tǒng)提高集成度、可靠性的最佳選擇之一。隨著VLSI工藝的不斷提高，單一芯片內(nèi)部已可以容納
2013-09-04 12:14:55
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
實(shí)現(xiàn)的RTL級(jí)設(shè)計(jì)，與具體實(shí)現(xiàn)工藝無關(guān)，相比于固核和硬核具有較大的靈活性，在FPGA中定制PCI接口軟核實(shí)現(xiàn)PCI接口控制具有明顯的優(yōu)勢(shì)：可以在單片FPGA中同時(shí)完成PCI接口和用戶邏輯的設(shè)計(jì)，縮減成
2018-12-04 10:35:21
內(nèi)容簡介本書基于XILINX的嵌入式開發(fā)平臺(tái)，講解了嵌入式系統(tǒng)的基本概念、FPGA和MicroBlaze處理器以及最新的多端口內(nèi)存控制器(MPMC)的原理。[1]通過不同的總線和接口實(shí)驗(yàn)，詳細(xì)講述了
2017-12-08 14:27:35
on Chip)是以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基礎(chǔ)，集軟、硬件于一體的設(shè)計(jì)方法。使用IP復(fù)用技術(shù)，將UART集成到FPGA器件上，可增加系統(tǒng)的可靠性，縮小PCB板面積；其次由于IP核的特點(diǎn)
2019-08-20 07:53:46
(IntellectualProperty)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì)，并經(jīng)反復(fù)驗(yàn)證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計(jì)者只需做很少設(shè)計(jì)就可實(shí)現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計(jì)可縮短設(shè)計(jì)周期，提高設(shè)計(jì)質(zhì)量?，F(xiàn)場(chǎng)
2019-09-03 07:44:22
本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。
2021-05-08 06:22:32
怎么才能在嵌入FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)？
2021-04-29 06:51:27
采用xilinx EDK的GPIO IP核實(shí)現(xiàn)中斷的功能(里面很詳細(xì)的)
2012-08-17 10:02:52
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì)，并經(jīng)反復(fù)驗(yàn)證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計(jì)者只需做很少設(shè)計(jì)就可實(shí)現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計(jì)可縮短
2019-07-29 08:33:45
本文設(shè)計(jì)了一種基于 FPGA 的UART 核，該核符合串行通信協(xié)議，具有模塊化、兼容性和可配置性，適合于SoC 應(yīng)用。設(shè)計(jì)中使用Verilog HDL 硬件描述語言在Xilinx ISE 環(huán)境下進(jìn)行設(shè)計(jì)、仿真，
2009-11-27 15:48:51
20 用硬件實(shí)現(xiàn)數(shù)據(jù)加密已成為信息安全的主流方向。本文提出了一種基于FPGA 的低成本的AES IP核的實(shí)現(xiàn)方案。該方案輪內(nèi)部系統(tǒng)資源共用，減少了系統(tǒng)資源的占用。輸入密鑰與輸入數(shù)據(jù)
2010-01-06 15:11:0311 以 FPGA 技術(shù)為基礎(chǔ)，以Verilog HDL 為載體，設(shè)計(jì)了遵守Wishbone 片上總線規(guī)范的IP 核接口，實(shí)現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
2010-01-13 15:09:1413 通過將第三方IP集成到NI LABVIEW軟件中，您可以使用許多為XILINX現(xiàn)場(chǎng)可編程門陣列（FPGA）精調(diào)過的算法實(shí)現(xiàn)高性能，并且提高代碼重用度。LABVIEW FPGA模塊為導(dǎo)入外部IP提供了兩個(gè)方法：組件級(jí)知識(shí)產(chǎn)權(quán)（CLIP）節(jié)點(diǎn)和結(jié)合XILINX核心生成器的IP集成節(jié)點(diǎn)。本技
2011-03-15 13:25:5898 以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合
2012-04-05 16:04:3485 本文利用Altera公司的FPGA開發(fā)工具對(duì)皋于國產(chǎn)龍芯I號(hào)處理器IP核的SoC芯片進(jìn)行ASIC流片前的系統(tǒng)驗(yàn)證，全實(shí)時(shí)方式運(yùn)行協(xié)同設(shè)計(jì)所產(chǎn)生的硬件代碼和軟件代碼，構(gòu)建一個(gè)可獨(dú)立運(yùn)行、可現(xiàn)場(chǎng)
2012-04-21 15:22:018784 
of the Virtex-5 Ethernet MAC Local link Wrapper and enable communication betweena a PC and a FPGA.
2015-11-12 14:45:168 FPGA中IP核的生成，簡單介紹Quartus II生成IP核的基本操作，簡單實(shí)用挺不錯(cuò)的資料
2015-11-30 17:36:1512 FPGA的IP核設(shè)計(jì)技術(shù)的系列資料，大家可以收集看下，這些都是我看過過濾后留下的，感覺不錯(cuò)，希望對(duì)大家有幫助
2015-11-30 17:49:016 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:4737 Xilinx FPGA工程例子源碼：FFT變換的IP核的源代碼
2016-06-07 11:44:1410 Xilinx FPGA工程例子源碼：PCI Express IP核應(yīng)用參考設(shè)計(jì)
2016-06-07 14:13:4314 Xilinx FPGA工程例子源碼：USB2.0 IP核源代碼
2016-06-07 14:13:4335 Xilinx FPGA工程例子源碼：USB IP核
2016-06-07 14:41:5713 Xilinx FPGA工程例子源碼：PCI總線IP核(華為的商用)
2016-06-07 14:54:5732 Xilinx FPGA工程例子源碼：VGA顯示IP核（包括驅(qū)動(dòng)）
2016-06-07 14:54:5718 Xilinx FPGA工程例子源碼：Xilinx TCP_IP協(xié)議實(shí)現(xiàn)
2016-06-07 14:54:5733 Xilinx FPGA工程例子源碼：攝像頭的硬件函數(shù)(IP核)
2016-06-07 15:07:4514 引入IP核的三維FPGA結(jié)構(gòu)研
2017-01-07 20:32:202 電子設(shè)計(jì)工程 基于FPGA的Flexray IP核通信的研究與實(shí)現(xiàn)
2017-08-30 16:08:3213 研究了TCP/IP通信協(xié)議棧在Xilinx 公司現(xiàn)場(chǎng)可編程門陣列FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成
和原理，提出一種不需操作系統(tǒng)的TCP/IP協(xié)議棧的高效工作模式，并在
2017-09-04 09:24:599 采用IP核的設(shè)計(jì)方法，將外設(shè)組件互連標(biāo)準(zhǔn)(PCI)總線接口與具體功能應(yīng)用集成在一個(gè)FPGA上芯片， 提高了系統(tǒng)的集成度。在對(duì)PCI IP核進(jìn)行概述的基礎(chǔ)上，介紹了IP核的設(shè)計(jì)方法，實(shí)現(xiàn)了PCI總線
2017-11-17 12:27:037056 
研究了嵌入式TCP/IP通信協(xié)議棧在Xilinx FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成和原理，提出一種實(shí)時(shí)操作系統(tǒng)上TCP/IP協(xié)議棧的高效工作模式，并在Virtex5 FPGA上移植成功。通過建立測(cè)試平臺(tái)進(jìn)行數(shù)據(jù)傳輸測(cè)試，證明其具有穩(wěn)定、高效的通信性能，為嵌入式設(shè)備開發(fā)提供了新的思路。
2017-11-17 17:05:019560 
。 使用Xilinx內(nèi)核生成器IP函數(shù)實(shí)現(xiàn)FPGA VI中不同的Xilinx內(nèi)核生成器IP。LabVIEW使用IP集成節(jié)點(diǎn)實(shí)現(xiàn)上述函數(shù)。函數(shù)名稱和說明來自于Xilinx數(shù)據(jù)表。單擊Xilinx內(nèi)核生成器配置對(duì)話框的數(shù)據(jù)表按鈕，了解IP內(nèi)核的詳細(xì)信息。 選板隨終端變化且僅顯示FPGA設(shè)備系列支持的IP。
2017-11-18 05:54:051780 本頁包含通過LabVIEW FPGA模塊可用的Xilinx CORE生成器IP的列表。LabVIEW通過Xilinx IP節(jié)點(diǎn)實(shí)現(xiàn)該IP。 下列IP名稱和說明來自于Xilinx數(shù)據(jù)表。LabVIEW
2017-11-18 05:55:515498 LabVIEW使用IP集成節(jié)點(diǎn)方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個(gè)空白VI，并顯示VI
2017-11-18 05:56:222433 資源。為簡化設(shè)計(jì)，降低硬件資源開銷，可以在FPGA中利用IP核實(shí)現(xiàn)的嵌入式微處理器來對(duì)串口數(shù)據(jù)進(jìn)行處理。
2019-08-02 08:08:005424 介紹了在大型工業(yè)模擬仿真系統(tǒng)中，利用FPGA和軟IP核實(shí)現(xiàn)數(shù)據(jù)采集及收發(fā)控制的方案，并對(duì)其進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。重點(diǎn)闡述了在發(fā)送指令和采集接收兩種數(shù)據(jù)流模式下．該IP核的控制處理邏輯及工作狀態(tài)機(jī)的設(shè)計(jì)及實(shí)現(xiàn)
2018-11-07 11:14:1920 ? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 本文接續(xù)上一篇《FPGA雜記基礎(chǔ)篇》，繼續(xù)為大家分享IP例化和幾個(gè)基于FPGA芯片實(shí)現(xiàn)的Demo工程。IP例化IP即是一個(gè)封裝好的模塊，集成在相應(yīng)的開發(fā)環(huán)境里面，以安路的TD軟件為例，不同系列的芯片集成了不同的IP模塊，可以通過軟件例化調(diào)用
2020-12-24 12:58:511803 基于FPGA的TCP/IP協(xié)議的實(shí)現(xiàn)說明。
2021-04-28 11:19:4754 IP核目前的IP設(shè)計(jì)已成為目前FPGA設(shè)計(jì)的主流方法之一，應(yīng)用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。IP核在SoC中的集成方式及應(yīng)用場(chǎng)景，芯片設(shè)計(jì)中的IP核具有特定功能的可復(fù)用的標(biāo)準(zhǔn)性和可交易性，已經(jīng)成為集成電路設(shè)計(jì)技術(shù)的核心與精華。
2021-10-01 09:08:003100 ARTIX-xlinx 版本FPGA 串口通信模塊（含IP核）
2022-06-20 11:07:2816 自發(fā)布以來的四十年中，MIL-STD-1553正在從傳統(tǒng)的集成電路（IC）發(fā)展到與現(xiàn)場(chǎng)可編程門陣列（FPGA）集成的知識(shí)產(chǎn)權(quán)（IP）內(nèi)核。IP 核實(shí)施的優(yōu)勢(shì)包括降低成本、隨著時(shí)間的推移升級(jí)和調(diào)整
2022-11-08 14:53:112240 FPGA IP核（Intellectual Property core）是指在可編程邏輯器件（Field-Programmable Gate Array，FPGA）中使用的可復(fù)用的設(shè)計(jì)模塊或功能片段。它們是預(yù)先編寫好的硬件設(shè)計(jì)代碼，可以在FPGA芯片上實(shí)現(xiàn)特定的功能。
2023-07-03 17:13:288969 筆者在校的科研任務(wù)，需要用FPGA搭建OFDM通信系統(tǒng)，而OFDM的核心即是IFFT和FFT運(yùn)算，因此本文通過Xilinx FFT IP核的使用總結(jié)給大家開個(gè)頭，詳細(xì)內(nèi)容可查看官方文檔PG109。
2023-07-10 10:43:182064 
FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費(fèi)大量時(shí)間重復(fù)造輪子。
2023-08-07 15:43:191992 
外部存儲(chǔ)器接口（ EMIF ）通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸，即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI-EMC IP核，將其掛載到AXI總線用于
2023-08-31 11:25:4111848 
本文介紹一個(gè)FPGA 開源項(xiàng)目：Micro Blaze最小系統(tǒng)。MicroBlaze是Xilinx提供的一個(gè)軟核IP，該軟核是由FPGA片內(nèi)邏輯資源組成，其功能相當(dāng)于一個(gè)CPU。利用Micro Blaze，設(shè)計(jì)師可以輕松實(shí)現(xiàn)一些FPGA難以實(shí)現(xiàn)的復(fù)雜算法。
2023-09-01 16:16:215165 
本文開源一個(gè)FPGA項(xiàng)目：UDP萬兆光通信。該項(xiàng)目實(shí)現(xiàn)了萬兆光纖以太網(wǎng)數(shù)據(jù)回環(huán)傳輸功能。Vivado工程代碼結(jié)構(gòu)和之前開源的《UDP RGMII千兆以太網(wǎng)》類似，只不過萬兆以太網(wǎng)是調(diào)用了Xilinx
2023-09-01 16:25:134760 
Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:023291 在使用FPGA的時(shí)候，有些IP核是需要申請(qǐng)后才能使用的，本文介紹如何申請(qǐng)xilinx IP核的license。
2024-10-25 16:48:322275 
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核，用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器（Shift Register）。該 IP 核利用
2025-05-14 09:36:22913 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論