1 引言
　　在通信領域尤其是無線通信方面，隨著技術不斷更新和新標準的發(fā)布，設計者需要一個高速通用硬件平臺來實現(xiàn)并驗證自己的通信系統(tǒng)和相關算法。FPGA（現(xiàn)場可編程門陣列）作為一種大規(guī)?？删幊踢壿嬈骷?，體系結構和邏輯單元靈活、集成度高、適用范圍寬，并且設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進并可實時在線檢驗，廣泛應用于產(chǎn)品的原型設計和產(chǎn)品生產(chǎn)。
　　與傳統(tǒng)的DSP（數(shù)字信號處理器）或GPP（通用處理器）相比，F(xiàn)PGA在某些信號處理任務中表現(xiàn)出非常強的性能，具有高吞吐率、架構和算法靈活、并行計算、分配存儲以及動態(tài)配置等優(yōu)勢，因此非常適合用于設計驗證高速通信系統(tǒng)的基帶處理部分。
　　本文提出一種基于Xilinx公司Virtex-Ⅱ系列300萬門級FPGA器件的通信系統(tǒng)基帶設計驗證平臺，適用于高速通信系統(tǒng)基帶的原型設計和相關算法的實現(xiàn)，并已成功應用于基于IEEE 802.1la的OFDM基帶系統(tǒng)設計。
　　2 系統(tǒng)平臺組成和功能
　　通信系統(tǒng)基帶設計驗證平臺主要有以下組成部分：電源部分、FPGA和外圍電路、時鐘和復位電路以及模數(shù)和數(shù)模轉換電路。平臺整體框圖見圖1。
　　
　　各單元模塊的功能如下：
　　電源部分：負責給FPGA和其他電路供電。
　　FPGA和外圍電路：主要由兩片300萬門級的FPGA器件構成，配置電路用于啟動后完成對FPGA的自動配置。其他主要外圍電路還有存儲器（SRAM和SDRAM）及串口通信電路。
　　時鐘和復位電路：為FPGA提供系統(tǒng)時鐘和復位信號。
　　模數(shù)和數(shù)模轉換電路：主要是1片用于將數(shù)字信號轉換成模擬信號的ADC，以及l(fā)片將模擬信號轉換成數(shù)字信號的DAC。
　　整個系統(tǒng)平臺的工作原理是：兩片F(xiàn)PGA分別設計成發(fā)射機（圖l中的FPGA_TX）和接收機（圖l中的FPGA_RX）。測試向量進入發(fā)射機后，經(jīng)過基帶編碼和調(diào)制，通過DAC轉換成基帶模擬信號。ADC及接收電路接收電纜傳輸過來的信號，將其轉換成數(shù)字信號，經(jīng)接收機解調(diào)和解碼后還原為原始數(shù)據(jù)，并與測試向量比較，獲得誤碼率等性能指標。
　　3 功能單元的電路實現(xiàn)
　　3.1 FPGA及其配置電路
　　VirtexⅡ系列FPGA是Xilinx公司推出的針對高性能可編程解決方案的首款平臺級FPGA器件。Virtex-Ⅱ系列器件采用先進的O.15 μm/0.12 μmCMOS 8層金屬混合工藝設計，內(nèi)核電壓為1.5 V，根據(jù)輸入輸出參考電壓的不同設計可支持多種接口標準，內(nèi)部時鐘頻率可達420 MHz，被認為是高速低耗的理想設計。
　　Virtex-Ⅱ系列器件特性：
　　（1）內(nèi)部時鐘頻率可達420 MHz，輸入輸出速率可高達840MHz。
　?。?）內(nèi)嵌18x18專用硬件乘法電路和超前進位邏輯鏈（Look Ahead Carry）實現(xiàn)高性能的算術處理功能。
　?。?）高性能的內(nèi)部存儲器Select RAM，每個塊存儲器容量為18 KB。最多提供3 MB的塊存儲資源以及1.5 MB的分布式存儲器資源。
　?。?）多達12個數(shù)字時鐘管理模塊（Digital Clock Manager，DCM）和16個全局時鐘多路復用緩沖器，提供了靈活的系統(tǒng)時鐘解決方案。
　?。?）Virtex-Ⅱ采用數(shù)控阻抗匹配技術（Digital Controlled Impedance，DCI），可減小因阻抗匹配問題而造成的系統(tǒng)不穩(wěn)定，并減小PCB因終端匹配電阻導致的復雜性。
　　本平臺采用兩片300萬門的Virtex-Ⅱ FPGA器件，型號為XC2V3000C，從兼容性和擴展性考慮，選用FFl152封裝，該封裝與XC2V4000/6000/8000的FPGA引腳兼容，便于系統(tǒng)升級。
　　Virtex-ⅡFPGA的配置信息存儲于SRAM中，掉電后配置信息丟失，上電后需要重新配置下載。Virtex-Ⅱ系列器件配置有5種模式，JTAG/Botmdarv Scan、Master Scrial、Slave Serial、Master SelectMAP、Slave SelectMAP。其中Master SelectMAP和MasterSerial需要使用Xilinx專用的PROM。
　　本設計采用JTAG/Boundary Scan配置模式，主要通過四個專用配置信號線完成所有配置任務。提供兩種配置方式，一是在線下載配置，通過下載電纜將FPGA的JTAG口與計算機并口相連，使用軟件完成在線下載。另一種是采用SystemACE方案，上電后，通過SystemACE控制器讀取CF存儲器中的配置文件，通過JTAG配置相連的FPGA器件。
　　SystemACE CompactFlash（CF）使用基于CFACompactFlash標準的存儲器，由CompactFlash存儲模塊和ACE控制器組成。ACE控制器具有內(nèi)置的控制邏輯，可以通過任何一個ACE控制器接口（CompactFlash接口、CFGJTAG接口、TESTJTAG接口和系統(tǒng)微處理器接口）對目標FPGA鏈進行配置。其中CompactFlash接口提供對CompactFlash存儲卡的支持。單片Virtex-ⅡFPGA所需的配置數(shù)據(jù)大小為300 Kbit-29.O Mbit，這意味著使用一個Svs-temACE CF方案可以配置超過250片最大容量的Virtex-Ⅱ系列FPGA。設計者可以根據(jù)需要靈活地改變ACE Flash的密度。
　　SystemACE配置示意圖如圖2所示。完成FP-GA設計后，通過軟件生成所設計的下載配置文件，通過CF卡讀寫器將文件置于CF存儲卡中。當平臺上電后，ACE控制器讀取CF卡中的配置文件，通過JTAG鏈將數(shù)據(jù)下載到各FPGA，完成自動配置。也可以通過JTAG下載電纜連接TEST JTAG接口，直接對FPGA進行在線配置。