飛機機輪速度信號在飛機剎車過程中至關(guān)重要，輪速采集的精確性、實時性、可靠性是飛機精準(zhǔn)剎車控制的關(guān)鍵因素。系統(tǒng)硬件以DSP+FPGA芯片為核心，通過配置采集參數(shù)可實現(xiàn)計周法和計數(shù)法兩種不同原理的頻率采集。FPGA實時采集、更新飛機輪速信號，DSP進行算法處理，并實時監(jiān)控FPGA 的運行狀態(tài)，一旦發(fā)生故障即復(fù)位FPGA。在滿足系統(tǒng)實時、可靠的同時，提高了整個測量系統(tǒng)的安全性。通過軟件優(yōu)化和反復(fù)驗證，調(diào)試結(jié)果表明該系統(tǒng)運行可靠，可以精準(zhǔn)的測量飛機輪速。

　　近年來，國際航空業(yè)迅猛發(fā)展，飛機上的儀器設(shè)備正在向多電式，全電式發(fā)展Ⅲ 。飛機的載客量和滿負(fù)荷總重量也在提高，相應(yīng)的飛機機輪數(shù)量也大大增多，在大型飛機中，飛機的機輪數(shù)量甚至多達(dá)幾十個0］。飛機在剎車過程中需要實時采集所有輪速的信號交給剎車控制器處理。以往采用的多處理器方案在實際應(yīng)用過程中，由于設(shè)計復(fù)雜，線路繁多，各處理器之間通信的不便增加了設(shè)計難度 。通過采用數(shù)字開關(guān)交替采集速度信號，數(shù)據(jù)的實時性必然得不到保障。因此為了提高數(shù)據(jù)采集的精度和實時性，提出了一種新的速度采集方案。系統(tǒng)總體采用DSP+ FPGA的設(shè)計，F(xiàn)PGA 在系統(tǒng)中負(fù)責(zé)數(shù)據(jù)采集、邏輯譯碼，數(shù)字電路時序設(shè)計和周期計算，DSP處理器做算法的處理。飛機輪速傳感器發(fā)送到剎車控制器的頻率信號經(jīng)由前端處理電路的調(diào)理之后，再由FPGA 進行頻率采集，DSP訪問FPGA內(nèi)部的數(shù)據(jù)存儲空間，獲取相關(guān)數(shù)據(jù)之后進行算法控制，從而實現(xiàn)整個頻率采集系統(tǒng)。