了解Xilinx的工作環(huán)境與感覺

了解在Xilinx工作的感受。員工提供有關(guān)我們的文化，工作環(huán)境和產(chǎn)生影響的機會的觀點。

2019-01-08 標(biāo)簽：賽靈思 3k 0

用于UltraScale存儲器IP的Vivado硬件管理器

了解如何使用Xilinx SDK創(chuàng)建Linux應(yīng)用程序。 我們還將重點介紹和演示支持Linux應(yīng)用程序開發(fā)和調(diào)試的不同方面的SDK功能。 整個過程快...

2018-11-27 標(biāo)簽：存儲器賽靈思sdk 3k 0

對dump出的寄存器進行分析

QDMA的驅(qū)動在進行版本升級時，可能會對部分寄存器的數(shù)值進行變更，用戶如果要進行升級，推薦升級到最新的Vivado和驅(qū)動版本。如果驅(qū)動和Vivado之間...

2022-07-14 標(biāo)簽：寄存器賽靈思driver 3k 0

展示了基于 FPGA 的超算方案與產(chǎn)品

演示了使用 SDAccel 編譯器技術(shù)創(chuàng)建的機器學(xué)習(xí)（Machine Learning）解決方案。應(yīng)用展示了如何在軟件端利用 FPGA 的“并行處理”優(yōu)...

2019-08-01 標(biāo)簽：賽靈思可編程機器學(xué)習(xí) 3k 0

Xilinx7系列器件利用可編程FPGA和SOC加速DSP設(shè)計生產(chǎn)力

負(fù)責(zé)在當(dāng)今復(fù)雜的DSP應(yīng)用中提供更多功能和性能的設(shè)計人員越來越多地轉(zhuǎn)向其硬件解決方案的可編程邏輯。 Xilinx?7系列FPGA通過一系列器件滿足這一需求。

2018-11-28 標(biāo)簽：fpga賽靈思可編程 3k 0

在100Gbps每秒可編程包處理系統(tǒng)中實現(xiàn)無中斷升級

本視頻演示了一個SDNet環(huán)境生成的每秒100Gbps的可編程包處理系統(tǒng)中所實現(xiàn)的“無中斷”升級

2018-11-23 標(biāo)簽：賽靈思可編程處理系統(tǒng) 3k 0

OpenCL內(nèi)存架構(gòu)實現(xiàn)了計算設(shè)備的通用性

OpenCL定義了一種內(nèi)存架構(gòu)和抽象模型，它對于實現(xiàn)該標(biāo)準(zhǔn)的所有計算設(shè)備都是通用的。 這意味著程序員只需要學(xué)習(xí)1個內(nèi)存模型，這簡化了應(yīng)用程序編碼......

2018-11-26 標(biāo)簽：賽靈思內(nèi)存應(yīng)用程序 3k 0

Xilinx塑造未來技術(shù)

Xilinx公司|塑造未來

2019-01-10 標(biāo)簽：集成電路賽靈思可編程邏輯 3k 0

Xilinx SDAccel開發(fā)環(huán)境在X86_64位工作站的運行情況

本視頻演示了SDAccel開發(fā)環(huán)境在一個標(biāo)準(zhǔn)X86_64位工作站上運行的情況，以展示其為您所帶來的生產(chǎn)力的提升;以及該開發(fā)環(huán)境對OpenCL，C，C +...

2018-11-27 標(biāo)簽：賽靈思c++opencl 3k 0

Zynq-7000 All Programmable SoC視頻應(yīng)用的內(nèi)部功能介紹

該套件基于ZC702評估套件，包括用于開發(fā)自定義視頻應(yīng)用的硬件，軟件和IP組件。

2018-11-23 標(biāo)簽：處理器視頻賽靈思 3k 0

賽靈思推出內(nèi)建SmartCORE IP解決方案

賽靈思（Xilinx）因應(yīng)鎖定新一代更智能（Smarter）功能的網(wǎng)絡(luò)和數(shù)據(jù)中心特定應(yīng)用集成電路（ASIC）和特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品（ASSP）方案出現(xiàn)重大效...

2013-03-12 標(biāo)簽：賽靈思Xilinx智能網(wǎng)絡(luò) 3k 0

用于HOG算法和人體檢測器的模型設(shè)計演示

MathWorks演示了基于模型的設(shè)計，用于在Zynq上對HOG算法和人體檢測器進行快速原型設(shè)計。 該設(shè)計在MATLAB和Simulink中建模和驗證...

2018-11-23 標(biāo)簽：檢測器賽靈思模型 3k 0

Zynq-7000可擴展處理平臺的演示

觀看世界上第一個可擴展處理平臺--Zynq-7000 EPP的演示。

2019-01-02 標(biāo)簽：處理器賽靈思可編程邏輯 3k 0

如何讓Vivado IP Integrator和Amazon F1開發(fā)套件進行協(xié)同使用

歡迎閱讀本快速視頻，我將解釋如何使用Vivado IP Integrator流程與Amazon F1硬件開發(fā)套件或HDK配合使用

2018-11-20 標(biāo)簽：視頻賽靈思開發(fā)套件 3k 0

應(yīng)用主機代碼的基本概念與特點

用于異構(gòu)計算的OpenCL標(biāo)準(zhǔn)定義了用于在主機處理器和加速設(shè)備之間傳輸數(shù)據(jù)的編程模型。 此視頻介紹了數(shù)據(jù)傳輸所需的最小OpenCL API集...

2018-11-26 標(biāo)簽：處理器賽靈思主機 3k 0

Xilinx 58Gb/s PAM4收發(fā)器的演示

該演示展示了Xilinx SERDES開發(fā)的最新成果，首次公開展示了Xilinx 58Gb / s PAM4收發(fā)器。

2018-11-29 標(biāo)簽：收發(fā)器賽靈思 3k 0

堆疊硅片互聯(lián)技術(shù)打造世界上最高容量的FPGA

利用Xilinx的堆疊硅互連技術(shù)，觀看世界上容量最高的FPGA的演示

2018-11-26 標(biāo)簽：fpga芯片賽靈思 3k 0

談?wù)勝愳`思的局部重配置技術(shù)

這里提到的局部重配置技術(shù)（Partial Reconfiguration） 是現(xiàn)場可編程門陣列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA...

2017-02-11 標(biāo)簽：FPGA賽靈思 3k 0

Amazon EC2 F1實例及FPGA的演示

演示概述了Amazon EC2 F1實例及其加速數(shù)據(jù)分析，機器學(xué)習(xí)，視頻轉(zhuǎn)碼和基因組學(xué)等工作負(fù)載的能力。

2018-11-28 標(biāo)簽：fpga賽靈思機器學(xué)習(xí) 3k 0

如何將logiADAK用于防撞應(yīng)用中

Xilinx展示了其首要合作伙伴Xylon如何將其logiADAK用于防撞應(yīng)用。 該演示通過SVM實現(xiàn)HOG，以檢測使用者，行人，騎自行車者和汽車之間的深度。

2018-11-22 標(biāo)簽：汽車電子賽靈思 2.9k 0