完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637349次 帖子:8006個(gè)
與火熱的中央處理器(CPU)、圖形處理器(GPU)、專用集成電路(ASIC,如AI芯片)等芯片類型相比,現(xiàn)場(chǎng)可編程門陣列(FPGA,也可稱作可編程芯片)...
2022-11-23 標(biāo)簽:fpga 1.2k 0
在賽靈思FPGA SoC平臺(tái)上使用VITIS AI加速人工智能應(yīng)用
VITIS 是一個(gè)用于開發(fā)軟件和硬件的統(tǒng)一軟件平臺(tái),將 Vivado 和其他組件用于 Xilinx FPGA SoC 平臺(tái),如 ZynqMP Ult...
FPGA與CPU、GPU、ASIC的區(qū)別,F(xiàn)PGA在云計(jì)算中的應(yīng)用方案
最近幾年,F(xiàn)PGA這個(gè)概念越來越多地出現(xiàn)。例如,比特幣挖礦,就有使用基于FPGA的礦機(jī)。還有,之前微軟表示,將在數(shù)據(jù)中心里,使用FPGA“代替”CPU,...
2022-11-22 標(biāo)簽:fpga 2.5k 0
基于vitis的模型編譯器在FPGA上加速投產(chǎn)進(jìn)程
Vitis Model Composer是一個(gè)基于模型的設(shè)計(jì)工具,可在MATLAB和 Simulink 環(huán)境中進(jìn)行快速設(shè)計(jì),可通過自動(dòng)代碼生成在FPGA...
芯片設(shè)計(jì)工程師根據(jù)功能,完成RTL設(shè)計(jì),添加各種約束,完成綜合、Place Route等一系列工作之后,還需要一些配置數(shù)據(jù),完成寄存器初始化等內(nèi)容,才能...
2022-11-21 標(biāo)簽:fpga 2.2k 0
實(shí)現(xiàn)功能: 1、使用fpga作為控制器,實(shí)現(xiàn)19場(chǎng)點(diǎn)亮led顯示屏 2、比8場(chǎng)的顯示更具有亮度和灰度優(yōu)勢(shì) 3、驅(qū)動(dòng)的分辨率是640*480
FPGA項(xiàng)目承接案例:基于FPGA的MIPI接口開發(fā)服務(wù)
MIPI視頻拼接也是明德?lián)P接的比較多的一項(xiàng),MIPI的英文全稱是Mobile Industry Processor InteRFace,意思就是移動(dòng)行業(yè)...
FPGA 的基本結(jié)構(gòu) FPGA 可編程的特性決定了其實(shí)現(xiàn)數(shù)字邏輯的結(jié)構(gòu)不能像專用 ASIC 那樣通過固定的邏輯門電路來完成,而只能采用一種可以重復(fù)配置的...
2022-11-19 標(biāo)簽:fpga 1.9k 0
Microchip RISC-V FPGA SoC工具的應(yīng)用
賽靈思和英特爾都在優(yōu)先考慮數(shù)據(jù)中心,這正在推動(dòng)可編程邏輯研發(fā)向高性能插座發(fā)展。在某些情況下,這些趨勢(shì)也影響了嵌入式電子領(lǐng)域應(yīng)用的發(fā)展。但是,對(duì)于無數(shù)的應(yīng)...
基于RISC-V軟核CPU的國(guó)產(chǎn)FPGA CNN異構(gòu)方案的實(shí)現(xiàn)
整個(gè)RISC-V片上系統(tǒng)設(shè)計(jì)如圖1所示。該系統(tǒng)主要由RISC-V軟核CPU、指令/數(shù)據(jù)存儲(chǔ)器、總線橋、外圍設(shè)備、DMA(直接存儲(chǔ)器訪問)和卷積加速器組成。
基于紫光同創(chuàng)FPGA的V-by-One解決方案
FPGA芯片實(shí)現(xiàn)V-by-One的收發(fā),同時(shí)例化V-by-One 及SerDes IP即可實(shí)現(xiàn)V-by-One通信。由于SerDes和V-by-One是...
2022-11-18 標(biāo)簽:fpga紫光同創(chuàng) 4.1k 0
全新英特爾? Agilex? FPGA 和 SoC 家族產(chǎn)品解析
這些技術(shù)上的進(jìn)步,使新產(chǎn)品具有外形規(guī)格更小、功耗已優(yōu)化等特性,因此適用于多種應(yīng)用,包括工業(yè)、廣播、汽車、通信、消費(fèi)、測(cè)試和測(cè)量以及醫(yī)療市場(chǎng)的不同工作負(fù)載...
英特爾以領(lǐng)先技術(shù)和生態(tài)加速FPGA發(fā)展
為應(yīng)對(duì)數(shù)字時(shí)代的全新挑戰(zhàn)和更高的技術(shù)需求,英特爾旨在通過包括無所不在的計(jì)算、無處不在的連接、從云到邊緣的基礎(chǔ)設(shè)施、人工智能、傳感和感知在內(nèi)的“五大超級(jí)技...
FPGA器件配置方式分三大類:主動(dòng)配置、被動(dòng)配置和JTAG配置。 主動(dòng)配置:由FPGA器件引導(dǎo)配置操作過程。 被動(dòng)配置:由計(jì)算機(jī)或控制器控制配置過程。上...
2022-11-17 標(biāo)簽:fpga 3.1k 0
一款售價(jià)約280美元的Xilinx Artix-7100T FPGA開發(fā)板
FPGA采用的是ArtyA7,一款售價(jià)約 280 美元的 Xilinx Artix-7100T FPGA 開發(fā)板,采用 28 納米工藝,具有 101,4...
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧和基本知識(shí)
反之,如果一個(gè)設(shè)計(jì)的時(shí)序要求很高,普通方法達(dá)不到設(shè)計(jì)頻率,那么可以通過數(shù)據(jù)流串并轉(zhuǎn)換,并行復(fù)制多個(gè)操作模塊,對(duì)整個(gè)設(shè)計(jì)采用“乒乓操作”和“串并轉(zhuǎn)換”的思...
京微齊力榮獲“硬核中國(guó)芯-2022年度最具潛力IC設(shè)計(jì)企業(yè)”獎(jiǎng)
2022年11月15日,由半導(dǎo)體電子信息媒體「芯師爺」主辦、「慕尼黑華南電子展」協(xié)辦的“2022年度硬核中國(guó)芯領(lǐng)袖峰會(huì)暨評(píng)選頒獎(jiǎng)盛典”在深圳圓滿落下帷幕...
2022-11-16 標(biāo)簽:fpgaIC設(shè)計(jì)京微齊力 1.5k 0
在每種情況下,輻射耐受性——組件和系統(tǒng)承受太空輻射破壞性影響的能力——都是工程師必須考慮的重要因素。不出所料,這可能是一個(gè)問題。廉價(jià)的商業(yè)部件通常不...
如何提高電路工作頻率 ????對(duì)于設(shè)計(jì)者來說,我們當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率(在這里如無特別說明,工作頻率指FPGA 片內(nèi)的工作頻率)盡量高。我們...
2022-11-16 標(biāo)簽:fpga 1.8k 0
基于微流控技術(shù)的全自動(dòng)生化分析儀設(shè)計(jì)方案
生化分析儀主要由檢測(cè)單元、控制單元、管理單元3部分組成。用戶可以通過液晶顯示屏查看生化分析儀的工作狀態(tài)、樣本檢測(cè)的結(jié)果。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |