完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:254個 瀏覽:51996次 帖子:250個
本文將從Leon2的結(jié)構(gòu)、技術(shù)特點、軟硬件的開發(fā)過程和應(yīng)用實例等四個方面進行介紹。在技術(shù)特點中,主要介紹了它所遵循的SPARCV8規(guī)范、采用的AMBH2...
本文利用Altera公司的FPGA開發(fā)工具對皋于國產(chǎn)龍芯I號處理器IP核的SoC芯片進行ASIC流片前的系統(tǒng)驗證,全實時方式運行協(xié)同設(shè)計所產(chǎn)生的硬件代碼...
三個不同AXI IP核的實現(xiàn)的方法_性能的對比及差異的分析
本文先總結(jié)不同AXI IP核的實現(xiàn)的方法,性能的對比,性能差異的分析,可能改進的方面。使用的硬件平臺是Zedboard。 不同的AXI總線卷積加速模塊的...
基于FPGA和8051單片機IP核的多功能頻率計的設(shè)計與實現(xiàn)
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進行編程,設(shè)計了以MC8051 IPCore為核心的控...
本應(yīng)用筆記介紹了FPGA (現(xiàn)場可編程門陣列)及其如何保護系統(tǒng)的關(guān)鍵功能和知識產(chǎn)權(quán)(IP)。本文探討了IP保護的各種途徑。SHA-1質(zhì)詢-響應(yīng)認證被認為...
FPGA學(xué)習(xí)筆記:PLL IP核的使用方法
IP(Intellectual Property)是知識產(chǎn)權(quán)的意思,半導(dǎo)體行業(yè)的IP是“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。一些常用的...
MC8051是與MCS一5l系列微處理器指令集完全兼容的8位嵌入式微處理器,通過芯核重用技術(shù),可廣泛應(yīng)用在一些面積要求比較苛刻,而對速度要求不是很高的片...
2012-05-22 標簽:IP核VHDL源代碼MC8051微處理器 7.9k 0
基于SoPC系統(tǒng)的紅外解碼IP核的設(shè)計與實現(xiàn)方法研究
電子發(fā)燒友網(wǎng)核心提示:本文主要介紹了紅外解碼IP核在SoPC系統(tǒng)中的設(shè)計與實現(xiàn)方法,重點研究紅外系統(tǒng)的數(shù)據(jù)編碼和傳輸機制、紅外解碼電路的HDL設(shè)計、IP...
FPGA學(xué)習(xí)筆記:ROM IP核的使用方法
上一篇介紹了常用的鎖相環(huán)IP,這一節(jié)將介紹一種較為常用的 存儲類IP核 ——ROM的使用方法。ROM是 只讀存儲器 (Read-Only Memory)...
SoPC應(yīng)用設(shè)計的PLD開發(fā)工具要求詳解
電子發(fā)燒友網(wǎng)核心提示:對SoPC的開發(fā)而言,PLD工具是必不可少的。PLD開發(fā)工具必須進一步發(fā)展,從而與技術(shù)進步和EDA產(chǎn)業(yè)的發(fā)展相適應(yīng)。器件的復(fù)雜度在...
ADI的官方demo板整套快速設(shè)計是相當具有參考意義的,在購買官方開發(fā)板后,通過官方例程可以快速學(xué)習(xí)對應(yīng)AD/DA的使用方法。不僅如此,ADI官方的IP...
FPGA學(xué)習(xí)筆記:FIFO IP核的使用方法
FIFO(First In First Out, 先入先出 ),是一種數(shù)據(jù)緩沖器,用來實現(xiàn)數(shù)據(jù)先入先出的讀寫方式。數(shù)據(jù)按順序?qū)懭?FIFO,先被寫入的數(shù)...
Xilinx FFT IP核功能?實現(xiàn)介紹與仿真
FFT算法是計算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出,之后又有新的算法不斷涌現(xiàn),總的來說發(fā)展方向有兩個:...
基于SOPC和DDS IP核的可重構(gòu)信號源設(shè)計與實現(xiàn)
SOPC(System on a Programmable Chip,片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器...
FPGA端掛載DDR時,對FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過利用vivado工具中的pin assignment去選擇...
本文介紹一個FPGA開源項目:UDP千兆以太網(wǎng)光通信。利用SFP接口,可以通過使用SFP轉(zhuǎn)RJ45模塊或者直接使用光纖進行以太網(wǎng)通信。
2023-08-31 標簽:fpga接口千兆以太網(wǎng) 6.5k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |