8051 IP調(diào)試器是一種對(duì)基于8051指令系統(tǒng)的IP核進(jìn)行調(diào)試的軟硬件結(jié)合工具，需要與集成開發(fā)環(huán)境(IDE)結(jié)合使用。
2025-05-07 11:37:57
958 
介紹了一款可配置的USB IP核設(shè)計(jì)，重點(diǎn)描述USB IP核的結(jié)構(gòu)劃分，詳細(xì)闡述了各模塊的設(shè)計(jì)思想。為了提高USB lP的可重用性，本USB IP核設(shè)計(jì)了總線適配器，經(jīng)
2010-07-17 10:39:513124 
of the MC8051 IP core. March 2010: Oregano Systems - Design & Consulting GesmbH
2018-07-03 07:03:23
本帖最后由 dmg206 于 2014-9-11 11:21 編輯
請(qǐng)問(wèn)大家，現(xiàn)在51的IP核（verilog）有哪些版本。最好的是開源免費(fèi)的，在哪里能夠下載到這些IP核。。。
2014-09-11 11:11:22
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
一個(gè)簡(jiǎn)單 C51 程序?qū)?51Core 進(jìn)行硬件測(cè)試。 本實(shí)驗(yàn)教程的內(nèi)容編排如下： 第 1 章簡(jiǎn)單的描述了 MC8051 IP core 的基本結(jié)構(gòu)及一些應(yīng)用說(shuō)明。 第 2 章詳細(xì)的介紹
2019-05-24 04:35:33
我想問(wèn)一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了
2017-08-07 10:09:03
我調(diào)用了一個(gè)ip核 在下載到芯片中 有一個(gè)time-limited的問(wèn)題 在完成ip核破解之后 還是無(wú)法解決 但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面
2016-05-17 10:28:47
用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程
2014-07-27 20:28:04
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來(lái)形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
如何根據(jù)成本、功耗和性能來(lái)選擇微處理器？FPGA結(jié)構(gòu)中硬核和軟核的特點(diǎn)是什么？處理器IP有什么重要性？
2021-04-08 06:16:37
的基礎(chǔ)上，給出了一種仿真調(diào)試方 案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。1 OC8051結(jié)構(gòu)分析OpenCores網(wǎng)站提供的OC8051 IP核
2012-08-11 11:41:47
FPGA嵌入8051單片機(jī) IP核編程，編寫的c語(yǔ)言矩陣鍵盤程序可以在stc89c54單片機(jī)上正常工作，但是下載到FPGA中8051單片機(jī)ip核的rom中，不能正常工作，求指教
2013-07-25 21:27:44
FPGA的IP軟核使用技巧主要包括以下幾個(gè)方面：
理解IP軟核的概念和特性 ：
IP軟核是指用硬件描述語(yǔ)言（如VHDL或Verilog）描述的功能塊，但并不涉及具體的電路實(shí)現(xiàn)細(xì)節(jié)。它通常只經(jīng)過(guò)功能
2024-05-27 16:13:24
網(wǎng)上能找到的資料都是用altera的FPGA做的，有人用過(guò)xilinx FPGA搭建8051核嗎？請(qǐng)與我聯(lián)系
2017-06-03 14:59:23
十、MC8051軟核在FPGA上的使用本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會(huì) MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計(jì)軟件的使用，并激起讀者對(duì) SOPC 技術(shù)的興趣。本實(shí)驗(yàn)
2017-02-17 19:54:23
、定時(shí)器和 UART。定時(shí)器 0 用來(lái)做流水燈控制，從 P1 口輸出；串口波特率(9600b/s)由定時(shí)器 1 決定 。 程序清單 2.6 mc8051 IP核測(cè)試程序2.4.2 測(cè)試步驟將程序清單 2.6
2017-02-17 22:17:50
一個(gè)簡(jiǎn)單 C51 程序?qū)?51Core 進(jìn)行硬件測(cè)試。 本實(shí)驗(yàn)教程的內(nèi)容編排如下： 第 1 章簡(jiǎn)單的描述了 MC8051 IP core 的基本結(jié)構(gòu)及一些應(yīng)用說(shuō)明。 第 2 章詳細(xì)的介紹
2016-03-11 17:59:02
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒(méi)有出來(lái)。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。
2011-04-21 10:22:31
對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們，特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用，適宜的IP核對(duì)開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫(kù)的概念相似。IP即電路功能模塊，用戶可以直接調(diào)用這些模塊
2024-04-29 21:01:16
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？
2013-07-02 17:20:01
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
Viterbi譯碼的基本過(guò)程,接著根據(jù)Viterbi譯碼器IP核的特點(diǎn),分別詳細(xì)介紹了并行結(jié)構(gòu)、混合結(jié)構(gòu)和基于混合結(jié)構(gòu)的增信刪余3種Viterbi譯碼器IP核的主要性能和使用方法,并通過(guò)應(yīng)用實(shí)例給出了譯碼器IP
2010-04-26 16:08:39
基于FPGA的IP核8051上實(shí)現(xiàn)TCPIP的設(shè)計(jì)
2012-08-06 12:18:28
受到業(yè)內(nèi)人士的青睞。本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。
2019-07-04 06:02:19
結(jié)構(gòu)相同，采用CMOS工藝，因而常用80C51系列來(lái)指代所有具有8051指令系統(tǒng)的單片機(jī)。在80C51系列中，OC8051以架構(gòu)清晰、取指帶寬大、時(shí)鐘效率高等諸多優(yōu)點(diǎn)受到業(yè)內(nèi)人士的青睞。
2019-08-13 07:34:07
結(jié)構(gòu)相同，采用CMOS工藝，因而常用80C51系列來(lái)指代所有具有8051指令系統(tǒng)的單片機(jī)。在80C51系列中，OC8051以架構(gòu)清晰、取指帶寬大、時(shí)鐘效率高等諸多優(yōu)點(diǎn)受到業(yè)內(nèi)人士的青睞。
2019-08-13 06:10:46
本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯(cuò)誤并對(duì)其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測(cè)試。
2021-05-08 06:22:32
怎么才能在嵌入FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)？
2021-04-29 06:51:27
怎么用FPGA做傅里葉變換，我做2048點(diǎn)的，最好用ip核因?yàn)閿?shù)據(jù)量比較大。不用ip核也可以，可以看一下你程序的結(jié)構(gòu)。
2015-11-02 15:21:45
的其它設(shè)計(jì)部分盡量不相關(guān)。為了滿足上述的要求, 在FPGA中嵌入一個(gè)比較理想的選擇, 而這個(gè)即通用又控制簡(jiǎn)單的IP核最好選擇8051微處理器。
2019-08-26 06:27:15
本文介紹的是基于RISC體系結(jié)構(gòu)的8位高速M(fèi)CUIP軟核的設(shè)計(jì)與實(shí)現(xiàn)，采用Verilog HDL自上而下地描述了MCUIP軟核的硬件結(jié)構(gòu)，并驗(yàn)證了設(shè)計(jì)的可行性和正確性。在實(shí)際硬件電路中，該IP核的運(yùn)行頻率達(dá)到75MHz，可應(yīng)用于高速控制領(lǐng)域。
2021-04-19 07:28:21
我在論壇下了8051IP核源代碼，他是每個(gè)模塊的代碼。怎么把它綜合到一個(gè)文件。弄成下圖的樣子
2015-04-24 15:15:18
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì)，并經(jīng)反復(fù)驗(yàn)證。IP核的擁有者可通過(guò)出售IP獲取利潤(rùn)。利用IP核，設(shè)計(jì)者只需做很少設(shè)計(jì)就可實(shí)現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計(jì)可縮短
2019-07-29 08:33:45
8051單片機(jī)內(nèi)核VHDL源代碼
This is version 1.1. of the MC8051 IP core.
Jan 31st 2002 - Oregano Systems - Design & Consulting GesmbH
2007-11-12 23:00:18
64 8051參考設(shè)計(jì)，與其他8051的免費(fèi)IP相比，文檔相對(duì)較全，Oregano System 提供
This is version 1.3 of the MC8051 IP core.
2008-05-20 11:34:2084 This is version 1.3 of the MC8051 IP core.
September 2002: Oregano Systems - Design &
2009-05-14 11:29:0225 研究了C8051 微控制器IP 軟核的參數(shù)化設(shè)計(jì)。首先介紹了指令系統(tǒng)的設(shè)計(jì)，其次從可重配置的存儲(chǔ)器容量、可取舍的并行輸入/輸出端口、是否產(chǎn)生UART 和定時(shí)/計(jì)數(shù)器模塊，以及可重
2009-07-30 11:12:3317 介紹了基于MicroBlaze 軟核處理器的可編程片上系統(tǒng)結(jié)構(gòu)。提出了一種LCD 控制器IP 核的設(shè)計(jì)方法。該控制器具有片上外設(shè)總線接口，和其它標(biāo)準(zhǔn)IP 核一起組成以MicroBlaze 為核心的片上系
2009-08-31 10:58:5311 介紹了基于IP 的可重用的SOC 設(shè)計(jì)方法；選用MC8051 IP 核為核心控制器，自主開發(fā)了UART IP 核、I2C IP 核、USB IP 核，采用Wishbone 片上總線架構(gòu)，集成了一個(gè)MCU 系統(tǒng)；同時(shí)設(shè)計(jì)了針對(duì)此MCU
2009-11-30 15:06:2033 USB設(shè)備接口IP核的設(shè)計(jì):討論了用Verilog硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)USB設(shè)備接口IP核的方法，并進(jìn)行了FPGA的驗(yàn)證。簡(jiǎn)要介紹USB系統(tǒng)的體系結(jié)構(gòu)，重點(diǎn)描述USB設(shè)備接口IP核的結(jié)構(gòu)劃分和各模塊的
2010-01-08 18:15:3822 介紹了系統(tǒng)芯片SOC的概念和M8051 IP軟核的原理，給出了視頻字符疊加器VAD_SOC中M8051 IP軟核的作用，詳細(xì)介紹了I2C主控制器模塊的設(shè)計(jì)，給出了功能仿真波形，最后對(duì)M8051IP軟核在視頻
2010-07-05 14:31:3347 本文詳述了一種基于AMBA總線接口的IIC總線控制器IP核設(shè)計(jì)，給出了該IP核的系統(tǒng)結(jié)構(gòu)以及各個(gè)子模塊的詳細(xì)設(shè)計(jì)方法，并對(duì)該IP核進(jìn)行了功能仿真、FPGA原型驗(yàn)證，可測(cè)性設(shè)計(jì)以
2010-07-17 16:20:2221 提出了一種星載IEEE 1394智能終端的設(shè)計(jì)方案，介紹了基于MC8051軟核與Actel APA系列FPGA開發(fā)IEEE 1394總線接口的設(shè)計(jì)過(guò)程與要點(diǎn)，實(shí)現(xiàn)了靈活、小型化、易于擴(kuò)展的1394總線接口。
2010-08-06 14:33:3920 設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過(guò)采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP
2010-09-28 10:44:0654 在FPGA上對(duì)OC8051IP核的修改與測(cè)試
引 言
20世紀(jì)80年代初，Intel公司推出了MCS-51單片機(jī)，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出
2010-01-07 11:23:571892 
關(guān)鍵特性 全可綜合設(shè)計(jì) 指令集兼容工業(yè)標(biāo)準(zhǔn)8051微控制器 優(yōu)化的架構(gòu)是該核達(dá)到每操作碼1到4個(gè)時(shí)鐘 使用全新架構(gòu)速度更快至10倍 用戶可選擇定時(shí)器/計(jì)數(shù)器以及串口單元的數(shù)目 活動(dòng)定
2011-04-20 19:40:3791 本文介紹的基于Wishbone總線的UART IP核的設(shè)計(jì)方法，通過(guò)驗(yàn)證表明了各項(xiàng)功能達(dá)到預(yù)期要求，為IP核接口的標(biāo)準(zhǔn)化設(shè)計(jì)提供了依據(jù)。此外，該IP核代碼全部采用模塊化的Verilog-HDL語(yǔ)言編寫，
2011-06-10 11:47:374199 
文章采用TOP-DOWN 的方法設(shè)計(jì)了 AMBA 總線IP 核!它包括AHB 和APB兩個(gè)子IP 核 所有AMBA結(jié)構(gòu)模塊均實(shí)現(xiàn)了RTL級(jí)建模
2011-07-25 18:10:5293 MC8051 硬件模塊 單片機(jī) 作為一個(gè)大型設(shè)計(jì)，其內(nèi)核由定時(shí)器時(shí)鐘管理單元、ALU算數(shù)邏輯單元、串口及控制單元、存儲(chǔ)單元RAM及ROM等模塊組成。 1 時(shí)鐘管理單元 MC8051內(nèi)核采用完全同步的時(shí)
2012-05-22 11:40:122601 
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語(yǔ)言對(duì)MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IP Core為核
2012-11-09 17:30:53215 本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會(huì) MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計(jì)軟件的使用，并激起讀者對(duì) SOPC 技術(shù)的興趣。本實(shí)驗(yàn)重點(diǎn)講 8051Core 的應(yīng)用，并通過(guò)一個(gè)簡(jiǎn)
2012-11-13 14:30:21126 文中在FPGA芯片中嵌入MC8051 IP Core，作為控制核心，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IPCore為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路，采用等精度測(cè)量法
2012-12-24 09:51:452670 文中在FPGA芯片中嵌入MC8051 IP Core，作為控制核心，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IPCore為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路，采用等精度測(cè)量法
2013-01-07 11:17:317381 
本論文設(shè)計(jì)完成的8051CPU核在最高時(shí)鐘頻率和指令執(zhí)行效率指標(biāo)上均優(yōu)
于傳統(tǒng)的MCS-51內(nèi)核。由于該核使用VHDL語(yǔ)言描述，可讀性好，易于擴(kuò)展使用，
易于升級(jí)，適用于基于IP核復(fù)用技術(shù)的SOPC設(shè)計(jì)，因此，比較有適用價(jià)值。
2015-10-29 14:07:224 FPGA MC8051移植 100M頻率計(jì)設(shè)計(jì)詳細(xì)步驟
2015-11-05 16:17:1524 FPGA中IP核的生成，簡(jiǎn)單介紹Quartus II生成IP核的基本操作，簡(jiǎn)單實(shí)用挺不錯(cuò)的資料
2015-11-30 17:36:1512 MC8051_IP核簡(jiǎn)單指令的仿真步驟。
2016-05-06 11:47:410 Xilinx FPGA工程例子源碼：PCI Express IP核應(yīng)用參考設(shè)計(jì)
2016-06-07 14:13:4314 Xilinx FPGA工程例子源碼：USB IP核
2016-06-07 14:41:5713 基于8051內(nèi)核IP核的應(yīng)用，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 18:18:321 引入IP核的三維FPGA結(jié)構(gòu)研
2017-01-07 20:32:202 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言
2017-02-08 13:08:113085 
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言
2017-11-15 11:19:1410746 。介紹了實(shí)時(shí)時(shí)鐘的IP核結(jié)構(gòu)，給出了IP核的結(jié)構(gòu)框圖。介紹了實(shí)時(shí)時(shí)鐘的原理，給出了實(shí)時(shí)時(shí)鐘各個(gè)模塊的核心代碼。 引言 MicroBlaze是可以嵌入到FPGA中的RISC處理器軟核，具有運(yùn)行速度快、占用資源少、可配置性強(qiáng)等優(yōu)點(diǎn)，廣泛應(yīng)用于通信、軍事、高端消費(fèi)市場(chǎng)等領(lǐng)域。Xi
2017-11-17 16:34:424414 用戶交互界面設(shè)計(jì)的控制核心。采用正弦查找表IP核+D/A的方式實(shí)現(xiàn)DDS技術(shù)并產(chǎn)生系統(tǒng)掃頻信號(hào)，以異步FIFO作為FPGA與MC8051內(nèi)核之間數(shù)據(jù)傳輸?shù)木彺婺K，同時(shí)采用TFT彩屏液晶進(jìn)行顯示界面設(shè)計(jì)。 在現(xiàn)代電力電子系統(tǒng)中，隨著內(nèi)場(chǎng)測(cè)試和外場(chǎng)維護(hù)工作量的增加，對(duì)目前通用的測(cè)
2018-01-19 20:36:01634 大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來(lái)聊一聊vivado 調(diào)用IP核。 首先咱們來(lái)了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-28 11:42:1438569 對(duì)于IP核輸出數(shù)據(jù)的解析最好的工具就是其自帶的仿真文件，里面既將接收的數(shù)據(jù)進(jìn)行了解析，又將發(fā)送給IP核的數(shù)據(jù)進(jìn)行了封裝，這對(duì)于了解數(shù)據(jù)結(jié)構(gòu)和協(xié)議是十分有幫助的，以太網(wǎng)如此，pcie、ram、fifo等其它IP也如此，我們只需將ip自帶的仿真文件改為我們自己的邏輯即可，接口連接并不變。
2018-07-09 14:07:004234 AD的IP核哪里有？
2018-10-06 15:37:29469 本文給出了汽車電子控制單元 ECU 的 IP 核設(shè)計(jì)。該 IP 核基于 RISC 技術(shù)的單指令、單周期的體系結(jié)構(gòu)，并采用了自頂向下（top-down）的設(shè)計(jì)方法和硬件描述語(yǔ)言 Verilog HDL，給出了 ECU 的體系結(jié)構(gòu)以及各個(gè)功能模塊的具體設(shè)計(jì)和仿真結(jié)果。
2018-10-31 08:00:0020 本設(shè)計(jì)采用FPGA技術(shù)，在FPGA中實(shí)現(xiàn)8051單片機(jī)的軟核，將外部SPI Flash中的代碼數(shù)據(jù)加載到FPGA內(nèi)部ram，然后復(fù)位 MC8051，實(shí)現(xiàn)外部flash啟動(dòng)MC8051。
2019-06-11 17:47:003 電子發(fā)燒友網(wǎng)為你提供ON Semiconductor(ti)MC74LVXT8051相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有MC74LVXT8051的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料，MC74LVXT8051真值表，MC74LVXT8051管腳等資料，希望可以幫助到廣大的電子工程師們。
2019-08-01 07:02:18
OpenCores網(wǎng)站提供的OC8051 IP核與8051的系統(tǒng)結(jié)構(gòu)相同，如圖1所示。該IP核兼容所有8051指令系統(tǒng)，內(nèi)部資源包括：8位CPU，尋址能力達(dá)2×64K;4 KB的ROM和128字節(jié)
2020-09-28 23:35:522272 
用于便攜式IP核的WISHBONE1片上系統(tǒng)（SoC）互連結(jié)構(gòu)是一種靈活的設(shè)計(jì)方法，可用于半導(dǎo)體IP核。其目的是通過(guò)緩解片上系統(tǒng)集成問(wèn)題來(lái)促進(jìn)設(shè)計(jì)重用。這是通過(guò)在IP核之間創(chuàng)建一個(gè)公共接口來(lái)實(shí)現(xiàn)的。這提高了系統(tǒng)的可移植性和可靠性，并縮短了最終用戶的上市時(shí)間。
2021-01-19 15:23:5921 MC8051 IP指令使用資源表說(shuō)明。
2021-03-28 10:39:318 應(yīng)用MC8051軟核處理器，在FPGA上設(shè)計(jì)實(shí)現(xiàn)了基于軟核的輻射計(jì)的科學(xué)數(shù)據(jù)采集，并通過(guò)1553B總線將數(shù)據(jù)傳送到地面接收
2021-04-28 09:29:132613 
IP核目前的IP設(shè)計(jì)已成為目前FPGA設(shè)計(jì)的主流方法之一，應(yīng)用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。IP核在SoC中的集成方式及應(yīng)用場(chǎng)景，芯片設(shè)計(jì)中的IP核具有特定功能的可復(fù)用的標(biāo)準(zhǔn)性和可交易性，已經(jīng)成為集成電路設(shè)計(jì)技術(shù)的核心與精華。
2021-10-01 09:08:003100 在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:432875 
在使用FPGA的時(shí)候，有些IP核是需要申請(qǐng)后才能使用的，本文介紹如何申請(qǐng)xilinx IP核的license。
2024-10-25 16:48:322275 
本文介紹了Vidado中FFT IP核的使用，具體內(nèi)容為：調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測(cè)試數(shù)據(jù)>>測(cè)試verilogHDL>>TestBench仿真>>結(jié)果驗(yàn)證>>FFT運(yùn)算。
2024-11-06 09:51:435641 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論