verilog

+關(guān)注30人關(guān)注

Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Description Language），以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

文章：716個(gè) 瀏覽：114583次帖子：949個(gè)

全部技術(shù) 資訊資料帖子視頻產(chǎn)品方案企業(yè)

verilog技術(shù)

什么是文本值？

System Verilog 擴(kuò)展了 Verilog 的教據(jù)類型，增強(qiáng)了指定文本值的方法。

2023-02-09 標(biāo)簽：Verilog System 文本 2.5k 0

Verilog表達(dá)式的位寬確定規(guī)則

很多時(shí)候，Verilog中表達(dá)式的位寬都是被隱式確定的，即使你自己設(shè)計(jì)了位寬，它也是根據(jù)規(guī)則先確定位寬后，再擴(kuò)展到你的設(shè)計(jì)位寬，這常常會(huì)導(dǎo)致結(jié)果產(chǎn)生意想...

2024-10-22 標(biāo)簽：Verilog 運(yùn)算語(yǔ)法 2.5k 0

使用“~”運(yùn)算符對(duì)單bit信號(hào)進(jìn)行取反

使用“~”運(yùn)算符對(duì)單bit信號(hào)進(jìn)行取反（也稱為位翻轉(zhuǎn)或反向）。

2023-11-08 標(biāo)簽：Verilog for循環(huán) 2.5k 0

Verilog中關(guān)于文件操作的系統(tǒng)任務(wù)

Verilog提供了很多對(duì)文件操作的系統(tǒng)任務(wù)和函數(shù)，例如打開(kāi)關(guān)閉文件、向文件寫(xiě)入值、從文件讀出值等等。

2022-12-05 標(biāo)簽：Verilog 函數(shù)文件操作 2.5k 0

講一講芯片設(shè)計(jì)中的verilog是什么

相信不少人都聽(tīng)過(guò)verilog這個(gè)詞，今天我就想講一講我所理解的verilog是什么。

2023-12-04 標(biāo)簽：寄存器芯片設(shè)計(jì)Verilog 2.5k 0

什么樣的Verilog代碼風(fēng)格是好的風(fēng)格？

寫(xiě)代碼是給別人和多年后的自己看的。關(guān)于Verilog代碼設(shè)計(jì)的一些風(fēng)格和方法之前也寫(xiě)過(guò)一些Verilog有什么奇技淫巧？

2022-10-24 標(biāo)簽：Verilog 代碼編輯器 2.5k 0

盤點(diǎn)UVM不同機(jī)制的調(diào)試功能

基于UVM搭建驗(yàn)證環(huán)境和構(gòu)造驗(yàn)證激勵(lì)，調(diào)試的工作總是繞不開(kāi)的。實(shí)際上，對(duì)驗(yàn)證環(huán)境和激勵(lì)的調(diào)試，往往伴隨著驗(yàn)證階段的前半程，并且會(huì)花掉驗(yàn)證工程師很多時(shí)間和精力。

2023-04-06 標(biāo)簽：Verilog UVM 2.5k 0

Verilog的語(yǔ)言要素

本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語(yǔ)言中的兩種...

2017-02-11 標(biāo)簽：FPGA Verilog 2.4k 0

讓ChatGPT跑個(gè)VCS仿真真的能實(shí)現(xiàn)嗎？

讓ChatGPT偽裝成Linux終端。然后把執(zhí)行指令和你告訴它的話區(qū)別開(kāi)來(lái)，這里用{}代表告訴它的話，而不帶{}統(tǒng)統(tǒng)是Linux指令。

2023-03-15 標(biāo)簽：Linux Verilog VCS 2.4k 0

systemverilog：logic比reg更有優(yōu)勢(shì)

在systemverilog協(xié)議中，logic定義四態(tài)值，即向量（vector）的每個(gè)位（bit）可以是邏輯0, 1, Z或X，與verilog協(xié)議中的...

2023-10-26 標(biāo)簽：芯片設(shè)計(jì)Verilog System 2.4k 0

SystemVerilog在硬件設(shè)計(jì)部分有哪些優(yōu)勢(shì)

談到SystemVerilog，很多工程師都認(rèn)為SystemVerilog僅僅是一門驗(yàn)證語(yǔ)言，事實(shí)上不只如此。傳統(tǒng)的Verilog和VHDL被稱為HDL...

2023-10-19 標(biāo)簽：Verilog System HDL 2.4k 0

常見(jiàn)的Verilog行為級(jí)描述語(yǔ)法

常見(jiàn)的模塊介紹：選擇器；譯碼器；解碼器；比較器。這里我們主要從常見(jiàn)的Verilog描述的層面去介紹，而不著重考慮電路。

2023-05-30 標(biāo)簽：解碼器比較器 Verilog 2.4k 0

使用SystemVerilog解決數(shù)組問(wèn)題

數(shù)獨(dú)是一種非常流行的游戲，數(shù)獨(dú)本質(zhì)上也是一個(gè)約束問(wèn)題，所以我們可以讓SystemVerilog的約束求解器來(lái)幫助我們解決。約束求解器的精妙之處就是，我...

2023-03-08 標(biāo)簽：Verilog System 約束 2.4k 0

Verilog仿真激勵(lì)舉例

Verilog 代碼設(shè)計(jì)完成后，還需要進(jìn)行重要的步驟，即邏輯功能仿真。仿真激勵(lì)文件稱之為 testbench，放在各設(shè)計(jì)模塊的頂層，以便對(duì)模塊進(jìn)行系統(tǒng)性...

2023-06-02 標(biāo)簽：寄存器 Verilog C語(yǔ)言 2.4k 0

FPGA之硬件語(yǔ)法篇：Verilog關(guān)鍵問(wèn)題解惑

大家都知道軟件設(shè)計(jì)使用軟件編程語(yǔ)言，例如我們熟知的C、Java等等，而FPGA設(shè)計(jì)使用的是HDL語(yǔ)言，例如VHDL和Verilog HDL。說(shuō)的直白點(diǎn)，...

2019-12-05 標(biāo)簽：fpga verilog 代碼 2.4k 0

System Verilog的概念以及與Verilog的對(duì)比

Verilog模塊之間的連接是通過(guò)模塊端口進(jìn)行的。為了給組成設(shè)計(jì)的各個(gè)模塊定義端口，我們必須對(duì)期望的硬件設(shè)計(jì)有一個(gè)詳細(xì)的認(rèn)識(shí)。不幸的是，在設(shè)計(jì)的早期...

2023-06-12 標(biāo)簽：模塊接口 Verilog 2.4k 0

基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

除法器是電子技術(shù)領(lǐng)域的基礎(chǔ)模塊，在電子電路設(shè)計(jì)中得到廣泛應(yīng)用。目前，實(shí)現(xiàn)除法器的方法有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方法。硬件實(shí)現(xiàn)的方法主要是以硬件的消耗為代價(jià)...

2012-05-24 標(biāo)簽：Verilog 精度可調(diào)整數(shù)除法器 2.4k 0

FPGA開(kāi)源項(xiàng)目：Verilog常用可綜合IP模塊庫(kù)

所有代碼在典型的 FPGA 和主流 FPGA 供應(yīng)商中都具有高度可重用性。可以出于任何目的對(duì)文件進(jìn)行重新混合、轉(zhuǎn)換和構(gòu)建，甚至是商業(yè)用途。

2024-03-29 標(biāo)簽：FPGA Verilog 總線 2.4k 0

IC設(shè)計(jì)中值得解決的小問(wèn)題—screen如何兼容256Color

隨著計(jì)算機(jī)硬件的巨大進(jìn)步，圖形界面的程序逐漸占據(jù)了應(yīng)用的主流，不過(guò)Terminal得益于性能、帶寬，以及傳統(tǒng)、繼承等各種因素，應(yīng)用也還是非常廣泛的。

2024-03-21 標(biāo)簽：IC設(shè)計(jì)Verilog VIM 2.4k 0

Testbench的基本組成和設(shè)計(jì)規(guī)則

??對(duì)于小型設(shè)計(jì)來(lái)說(shuō)，最好的測(cè)試方式便是使用TestBench和HDL仿真器來(lái)驗(yàn)證其正確性。一般TestBench需要包含這些部分：實(shí)例化待測(cè)試設(shè)計(jì)、使...

2023-09-01 標(biāo)簽：fpga 仿真器 Verilog 2.4k 0

1... 上一頁(yè) 15 16 171819 20 21 下一頁(yè) 29

相關(guān)話題

換一批

Protues

Protues

+關(guān)注

Proteus軟件是英國(guó)Lab Center Electronics公司出版的EDA工具軟件（該軟件中國(guó)總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
靜電防護(hù)

靜電防護(hù)

+關(guān)注

為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對(duì)生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
Altium Designer

Altium Designer

+關(guān)注
FPGA芯片

FPGA芯片

+關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
ArduBlock

ArduBlock

+關(guān)注

ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運(yùn)行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會(huì)使編程的可視化和交互性加強(qiáng)，編程門檻降低，即使沒(méi)有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫(xiě)程序。
AD10

AD10

+關(guān)注
識(shí)別

識(shí)別

+關(guān)注
FPGA開(kāi)發(fā)板

FPGA開(kāi)發(fā)板

+關(guān)注

FPGA開(kāi)發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來(lái)實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過(guò)去汽車電子產(chǎn)品的開(kāi)發(fā)周期是漫長(zhǎng)的，而許多汽車制造商現(xiàn)正致力于在更短的時(shí)間內(nèi)，裝備消費(fèi)者所需的新一代汽車。
PCB封裝

PCB封裝

+關(guān)注

pcb封裝就是把實(shí)際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長(zhǎng)寬，直插，貼片，焊盤的大小，管腳的長(zhǎng)寬，管腳的間距等）用圖形方式表現(xiàn)出來(lái)，以便可以在畫(huà)pcb圖時(shí)進(jìn)行調(diào)用。
QUARTUS II

QUARTUS II

+關(guān)注

Quartus II 是Altera公司推出的綜合性CPLD/FPGA開(kāi)發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
語(yǔ)音交互

語(yǔ)音交互

+關(guān)注
PCB封裝庫(kù)

PCB封裝庫(kù)

+關(guān)注
AD09

AD09

+關(guān)注
PDN

PDN

+關(guān)注
QuickPcb

QuickPcb

+關(guān)注
Artix-7

Artix-7

+關(guān)注

　　Artix-7 系列：相對(duì)于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半，成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場(chǎng)的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。
VHDL代碼

VHDL代碼

+關(guān)注
powerlink

powerlink

+關(guān)注
Protel 99 se

Protel 99 se

+關(guān)注
面包板

面包板

+關(guān)注

面包板是由于板子上有很多小插孔，專為電子電路的無(wú)焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
candence

candence

+關(guān)注
AXI

AXI

+關(guān)注

AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫(xiě)數(shù)據(jù)通道、并支持Outstanding傳輸訪問(wèn)和亂序訪問(wèn)，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
特性阻抗

特性阻抗

+關(guān)注

特性阻抗又稱特征阻抗，它不是直流電阻，屬于長(zhǎng)線傳輸中的概念。特性阻抗是射頻傳輸線影響無(wú)線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會(huì)阻礙交變電流的流動(dòng)，合稱阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
時(shí)鐘源

時(shí)鐘源

+關(guān)注

時(shí)鐘源用來(lái)為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
AD采樣

AD采樣

+關(guān)注

　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時(shí)間的倒數(shù)，模擬量可以是電壓、電流等電信號(hào)，也可以是壓力、溫度、濕度、位移、聲音等非電信號(hào)；而AD分辨率指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量。
驅(qū)動(dòng)電流

驅(qū)動(dòng)電流

+關(guān)注
Kintex-7

Kintex-7

+關(guān)注

　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半。
Protel DXP

Protel DXP

+關(guān)注
FPGA教程

FPGA教程

+關(guān)注
紅外觸摸屏

紅外觸摸屏

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無(wú)刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺(jué)	無(wú)人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯海科技	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂(lè)鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開(kāi)關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開(kāi)關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無(wú)刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開(kāi)關(guān)電源	步進(jìn)電機(jī)	無(wú)線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬(wàn)用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹(shù)莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲日韩欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

verilog

verilog技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(30人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開(kāi)發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開(kāi)源硬件專題

91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

verilog

verilog技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(30人)

91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲日韩欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级