圖2SAA7113H與DM642接口

2.3 音頻輸入輸出(CODEC)模塊

DM642具有多通道音頻串行端口(McASP)和兩個多通道有緩存的串口(McBSPs),但它們是與視頻端口復用的,本系統(tǒng)中采用VP1中的McBSPs1作為與音頻Codec連接的接口。

TLV320AIC23B是TI推出的一款高性能的立體聲音頻Codec芯片,內置耳機輸出放大器,支持MIC和LINEIN兩種輸入方式(二選一),且對輸入和輸出都具有可編程增益調節(jié)。

AIC23B的模數(shù)轉換(ADCs)和數(shù)模轉換(DACs)部件高度集成在芯片內部,采用了先進的Sigma-delta過采樣技術,可以在8k到96k的頻率范圍內提供16bit、20bit、24bit和32bit的采樣,ADC和DAC的輸出信噪比分別可以達到90dB和100dB。

AIC23B還具有很低的能耗,回放模式下功率僅為23mW。

AIC23B與DM642接口見圖3。

圖3AIC23B與DM642接口

2.4 CDMA無線傳輸串口模塊

本系統(tǒng)中采用Q2358C串行接口模塊作為CDMA接入設備,它支持語音通信、支持中英文短信、雙音多頻功能(DTMF)等功能。波特率從300到115,200bit/s,支持上網(wǎng)最高速率153kb/s,采用AT指令集通過RS-232串口進行通信。DM642沒有異步通用串行接口,需采用擴展異步通信芯片來實現(xiàn)串行通信。

TL16C752B是UART收發(fā)器,最高波特率可以達到3Mb/s(使用48MHz時鐘源時),其內部具有64byte發(fā)送/接收FIFO,接收FIFO的啟動和停止可通過軟件編程實現(xiàn),支持多種波特率、多種串行數(shù)據(jù)格式。DM642與其連接采用EMIF控制,地址線A0～A2、數(shù)據(jù)線D0～D7、讀寫控制信號IOR/IOW與經過驅動的總線相連,而選通信號CSA/CSB由GAL產生。TL16C752B與Q2358C模塊之間通過MAX3243進行電平轉換連接。圖4給出一路串行接口連接方式。

圖4系統(tǒng)串口通信接口

2.5 DE及USB通信模塊

本系統(tǒng)中對采集視頻要進行本地數(shù)據(jù)存儲,采用CF卡或IDE硬盤來保存數(shù)據(jù),在通過USB2.0將保存于CF卡或DE硬盤中的數(shù)據(jù)在需要時讀出。DM642與DE接口通過GAL16LV8產生的信號進行控制。

TUSB6250采用內嵌8051內核的USB2.0到ATA/ATAPI橋接器,其完全兼容USB2.0標準,支持八個可配置終端(四路輸入和四路輸出)。內部集成USB存儲設備傳輸協(xié)議,與ATA/ATAPI設備無縫連接。

內部集成的60MHz8051微處理器指令速度可達30MIPS,40kbyteRAM可靈活的配置為數(shù)據(jù)或代碼RAM,13個通用I/O口能進行各種通信和控制使用,并有I2C接口。在本系統(tǒng)中通過I2C和HPI總線實現(xiàn)DSP和TUSB6250之間的通信。DE及USB部分接口見圖5。

圖5DM642與IDE及USB部分接口

2.6 電源及其它模塊

DM642采用雙電源供電,內核電源采用為1.4V消耗電流為890mA;I/O電源采用3.3V消耗電流為210mA。由于內核電源電壓低同時消耗電流較大,如果采用LDO電源效率較低,消耗功率將加大,所以在本系統(tǒng)中采用兩個開關電源芯片TPS54310分別產生3.3V和1.4V電源,電源效率可達90%以上。

DM642提供了16個通用I/O,通過這些I/O實現(xiàn)鍵盤輸入、控制開關量輸入與輸出。DM642的視頻端口VP3配置為輸出直接與LCD連接。另外,系統(tǒng)中采用DS1338作為實時時鐘,提供實時時間信息。

3 系統(tǒng)設計中的注意事項

3.1 原理圖設計

DM642內部運行頻率是通過外部時鐘輸入經內部PLL倍頻后得到,PLL倍頻可通過CLKMODE1和CLKMODE2管腳來選擇x1、x6或x12,因此這兩個管腳外部一定要接相應的電阻可調,以便DM642可在不同速度下運行。

DM642有多種BOOT啟動模式可選,如果選擇EMIFA的FLASH作為啟動時,FLASH的片選必須接到TCE1上。DM642可選字節(jié)順序的大/小模式、外設的PCI、HPI、EMAC模式的選擇是通過復位時LENDIAN、PCI_EN、PCI_EEAI、HD5、MAC_EN管腳的電平決定,一定要考慮其在復位時電平值做成可調的。

對于仿真器的EMU[1∶0]保證已經上拉,TRST下拉。另外,在AARDY管腳不使用時要保證其為高電平,NMI管腳不使用時要接地,在選擇HPI模式時要保證HPI控制信號電平正確,同時對其他不使用的輸入管腳進行正確處理。

3.2 PCB設計

DM642作為高性能數(shù)字媒體處理器不僅內部具有很高的運行頻率600MHz、720MHz和1GHz,而且與外部的SDRAM的總線速度也達到100MHz或133MHz,如果外部的SDRAM由于布線原因達不到設計的希望速度,會降低系統(tǒng)的性能。

對于100MHz以上的信號總線,存在信號完整性問題。要保證信號的完整采用如下方法,對于SDRAM的時鐘線盡量要短,到兩個SDRAM的長度盡量相等;FLASH等其他外設不要直接與數(shù)據(jù)和地址總線連接,而應通過緩沖芯片(如SN74LVT16245B)連接;高速總線上要串入小阻值電阻,阻值大小可通過仿真得到,同時對線路更加要求進行阻抗限制。

DM642內部有PLL,對于PLL外部所接器件要盡可能靠近芯片,而且必須放在線路板的一面上。對于JTAG的連線長度不能超過6in,如果超過6in長要加驅動。本系統(tǒng)中既有模擬部分又有數(shù)字部分,要注意模擬電源和數(shù)字電源的設計,盡量減少數(shù)字信號對模擬信號的干擾,否則對采集的視頻信號會有雪花、條紋,音頻信號產生噪音等。對視頻、音頻芯片盡量采用單獨的電源芯片供電,模擬地和數(shù)字地要單點或采用磁珠相連。

4 結束語

依據(jù)以上硬件設計完成基于DM642的嵌入式無線視頻監(jiān)控系統(tǒng),該系統(tǒng)以高速DSP為核心,輔以相應的外圍電路,實現(xiàn)實時H.264視頻編解碼。目前,該系統(tǒng)已經順利通過調試,連續(xù)運行穩(wěn)定,為公安、交通、水利等行業(yè)的無線視頻監(jiān)控提供切實可行的方案,具有非常高的應用價值。