在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè) 計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜 散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其 它部分的數(shù)字噪聲
2012-11-13 10:09:43
1619 鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號(hào)，理想情況下此信號(hào)應(yīng)當(dāng)是輸出中的唯一信號(hào)。但事實(shí)上，輸出中存在干擾雜散信號(hào)和相位噪聲。本文討論最麻煩的雜散信號(hào)之一——整數(shù)邊界雜散，它如何仿真與消除，你真的搞清楚了？
2023-05-22 11:10:3510630 
在整個(gè)PCBA生產(chǎn)制造過程中， PCB 設(shè)計(jì)是至關(guān)重要的一部分，今天主要是關(guān)于 PCB 雜散電容、影響PCB 雜散電容的因素，PCB 雜散電容計(jì)算，PCB雜散電容怎么消除。
2023-09-11 09:41:202916 
雖然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計(jì)師們可能難以實(shí)現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達(dá)到最佳SFDR，也就是在系統(tǒng)信號(hào)鏈中實(shí)現(xiàn)無雜散的干凈噪底，可能
2019-02-14 14:18:45
大家好，問一個(gè)問題，在做一個(gè)測介電常數(shù)的系統(tǒng)，需要先測得電容，下午測試了一下雜散電容，然后對信號(hào)做頻譜分析發(fā)現(xiàn)里面的噪聲有工頻干擾，還有是信號(hào)頻率整數(shù)倍的噪聲，比如我的有用信號(hào)時(shí)100Hz的話，夾雜的噪聲有200、300、400Hz....請問什么情況下會(huì)有這類的噪聲產(chǎn)生，如何有效地去消除。謝謝。
2016-04-11 19:48:19
在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲時(shí)，還應(yīng)
2019-06-10 07:08:32
在大型數(shù)字波束合成天線中，人們非常希望通過組合來自分布式波形發(fā)生器和接收器的信號(hào)這一波束合成過程改善動(dòng)態(tài)范圍。如果關(guān)聯(lián)誤差項(xiàng)不相關(guān)，則可以在噪聲和雜散性能方面使動(dòng)態(tài)范圍提升10logN。這里的N
2021-05-08 07:30:00
嵌入式射頻系統(tǒng)基本上今天的每一個(gè)電子產(chǎn)品都是一個(gè)嵌入系統(tǒng)，小到電子表，大到各種復(fù)雜的控制系統(tǒng)。嵌入式系統(tǒng)實(shí)際上是專用的計(jì)算機(jī)系統(tǒng)，它的特征包括非PC，以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求等。
2019-08-19 06:42:46
嵌入式射頻系統(tǒng)基本上今天的每一個(gè)電子產(chǎn)品都是一個(gè)嵌入系統(tǒng)，小到電子表，大到各種復(fù)雜的控制系統(tǒng)。嵌入式系統(tǒng)實(shí)際上是專用的計(jì)算機(jī)系統(tǒng)，它的特征包括非PC，以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，適用于應(yīng)用系統(tǒng)
2019-06-05 06:32:21
各位大神，我想請問嵌入式系統(tǒng)開發(fā)還要學(xué)習(xí)信號(hào)系統(tǒng)，DSP嗎？
2012-06-18 17:53:40
在嵌入式系統(tǒng)設(shè)計(jì)過程中，系統(tǒng)的掉電保護(hù)越來越受到重視。本文介紹的方法是在用ARM7系列芯片S3C4510B和μClinux構(gòu)建的嵌入式平臺(tái)上實(shí)現(xiàn)的。整個(gè)掉電保護(hù)實(shí)現(xiàn)的基本思路是：產(chǎn)生掉電信號(hào)，捕捉掉電信號(hào)和處理掉電信號(hào)。重點(diǎn)介紹這個(gè)過程的具體實(shí)現(xiàn)。
2019-11-01 08:00:11
嵌入式系統(tǒng)中語音算法的基本原理是什么？嵌入式系統(tǒng)中語音算法有何功能？
2021-12-23 08:49:46
嵌入式系統(tǒng)EMC(Electro Magnetic Compatibility)即嵌入式系統(tǒng)電磁兼容性，指嵌入式系統(tǒng)在復(fù)雜電磁環(huán)境中抵抗其他系統(tǒng)所產(chǎn)生的電磁干擾同時(shí)本身產(chǎn)生的電磁干擾又不影響其他系統(tǒng)
2019-08-20 08:08:59
。由于嵌入式系統(tǒng)應(yīng)用中，對象系統(tǒng)的廣泛性與單片機(jī)的獨(dú)主發(fā)展道路，使嵌入式系統(tǒng)應(yīng)用在客觀上存在兩種模式，從學(xué)科建設(shè)上，可統(tǒng)一成嵌入式系統(tǒng)應(yīng)用的高低端。 關(guān)鍵詞：嵌入式系統(tǒng)發(fā)展史 嵌入式系統(tǒng)定義 應(yīng)用模式
2019-06-18 06:53:07
嵌入式系統(tǒng)的知識(shí)體系嵌入式系統(tǒng)的學(xué)習(xí)誤區(qū)嵌入式系統(tǒng)基礎(chǔ)階段的學(xué)習(xí)建議
2021-02-19 07:06:43
嵌入式系統(tǒng)和組件技術(shù)嵌入式系統(tǒng)組件的設(shè)計(jì)原則面向嵌入式組件的系統(tǒng)開發(fā)過程
2021-04-23 06:08:06
嵌入式系統(tǒng)設(shè)計(jì)調(diào)試的挑戰(zhàn)是什么？如何測試射頻信號(hào)與總線信號(hào)及控制信號(hào)的定時(shí)關(guān)系？
2021-05-11 06:50:22
惱人的雜散問題怎么破？雜散來源如何確定？...請參考本帖中列舉的相關(guān)實(shí)戰(zhàn)問題！在此版主將整理發(fā)布有關(guān)雜散的一問一答專題帖，將理論聯(lián)系到實(shí)際應(yīng)用總結(jié)出可行方案！包括AD9914、HMC833...當(dāng)然
2019-01-16 12:27:07
惱人的雜散問題怎么破？雜散來源如何確定？...請參考本帖中列舉的相關(guān)實(shí)戰(zhàn)問題！在此版主將整理發(fā)布有關(guān)雜散的一問一答專題帖，將理論聯(lián)系到實(shí)際應(yīng)用總結(jié)出可行方案！當(dāng)然鼓勵(lì)跟帖向大家分享你的實(shí)戰(zhàn)經(jīng)驗(yàn)~Q
2017-04-27 15:58:16
出現(xiàn)一個(gè)與基帶信號(hào)相關(guān)的雜散點(diǎn)幅度-50dBm左右，影響了射頻輸出的Sfdr。具體現(xiàn)象:
輸出2.2ghz點(diǎn)頻時(shí)，雜散點(diǎn)在2.6GHz
輸出2.3ghz點(diǎn)頻時(shí)，雜散在2.5ghz
輸出2.4ghz點(diǎn)頻
2023-12-04 07:39:16
各位大牛，請教一下。我現(xiàn)在用AD9467-250，采樣時(shí)鐘用AD9517-3出的200MHz，采集70M、0dBm單音信號(hào)。頻譜上出現(xiàn)較多的雜散。ADC前端電路按照AD9467手冊推薦的設(shè)計(jì)。ADC
2019-01-25 08:21:14
各位大牛，請教一下。我現(xiàn)在用AD9467-250，采樣時(shí)鐘用AD9517-3出的200MHz，采集70M、0dBm單音信號(hào)。頻譜上出現(xiàn)較多的雜散。ADC前端電路按照AD9467手冊推薦的設(shè)計(jì)。ADC
2023-12-08 06:52:03
我使用ADF4351,其輸出在中心頻率偏移184k附近有雜散輸出,通過減小環(huán)路帶寬,減小充電電流等,雜散有一定的降低, 此時(shí)帶來靠近中心頻率出的噪聲升高,通過對比不同的板卡,都存在類似的現(xiàn)象,環(huán)路
2018-10-12 09:24:23
當(dāng)前DTRU產(chǎn)品中使用了DAC3482，故障率達(dá)到12%，從FPGA側(cè)IQ數(shù)據(jù)到達(dá)DAC3482，從3482出口處測量到的信號(hào)，發(fā)現(xiàn)近端存在雜散。具體見下圖所示。
另外做了如下實(shí)驗(yàn):
1、將
2024-12-16 06:23:44
FPGA在嵌入式測試系統(tǒng)中的優(yōu)勢是什么？FPGA在嵌入式測試系統(tǒng)中的不足是什么？
2021-05-06 07:19:22
什么是嵌入式系統(tǒng)中的外設(shè)嵌入式系統(tǒng)的各種常見外設(shè)總結(jié)
2021-04-02 07:06:08
什么是嵌入式系統(tǒng)？嵌入式處理器可分為哪幾類？嵌入式操作系統(tǒng)有哪幾類？
2021-04-25 06:35:32
什么是嵌入式操作系統(tǒng)？常見的嵌入式操作系統(tǒng)有哪幾種？嵌入式操作系統(tǒng)有何功能？
2021-12-24 07:07:38
噪聲對這些參數(shù)的影響是優(yōu)化電源噪聲規(guī)格的第一步。無雜散動(dòng)態(tài)范圍（SFDR）電源噪聲可耦合到任何模擬信號(hào)處理系統(tǒng)的載波信號(hào)中。電源噪聲的影響取決于其相對于頻域中載波信號(hào)的強(qiáng)度。一種測量方法是SFDR，它
2021-06-16 09:18:18
在把無線電芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲
2011-10-18 09:40:50
鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號(hào)，理想情況下此信號(hào)應(yīng)當(dāng)是輸出中的唯一信號(hào)。但事實(shí)上，輸出中存在干擾雜散信號(hào)和相位噪聲。本文討論最麻煩的雜散信號(hào)之一——整數(shù)邊界雜散
2019-10-11 08:30:00
在一個(gè)發(fā)射系統(tǒng)中，有很多射頻接口，那么究竟哪個(gè)接口是測試者所關(guān)心的呢？讓我們通過下圖來討論各測試點(diǎn)對系統(tǒng)雜散測試的意義。由多工器的無源互調(diào)所產(chǎn)生的雜散端口1和端口2具有同等地位，從端口1（或2）可以
2017-11-15 10:35:09
應(yīng)用所需的高計(jì)算能力。但是，此類嵌入式應(yīng)用需要進(jìn)行高頻切換，這將導(dǎo)致功耗較大、芯片溫度過高，以及電源接地噪聲。開發(fā)人員可以通過本文找出改進(jìn)現(xiàn)代嵌入式系統(tǒng)節(jié)能效果的機(jī)會(huì)，并了解實(shí)現(xiàn)電源效率最大化的可行方案。 [/td]
2021-03-09 06:36:52
都說嵌入式很難，即使去嵌入式培訓(xùn)機(jī)構(gòu)做系統(tǒng)訓(xùn)練，其實(shí)只是沒有掌握正確的學(xué)習(xí)嵌入式的方法，學(xué)習(xí)講究的是一個(gè)循序漸進(jìn)的過程，誰也不能一口吃出一個(gè)大胖子，從基礎(chǔ)到專業(yè)，從簡單到高深，下面達(dá)內(nèi)講解一下系統(tǒng)學(xué)習(xí)嵌入式培訓(xùn)的基本步驟：
2021-03-09 06:23:10
整數(shù)邊界雜散不受歡迎的原因有哪些？如何改變PFD頻率？怎樣將ADIsimFrequencyPlanner應(yīng)用到寬帶VCO里？
2021-04-12 06:28:29
DDS的工作原理是什么？如何抑制DDS輸出信號(hào)中雜散問題？
2021-05-26 07:15:37
（Attenuator）、選擇開關(guān)（Switch）是不會(huì)產(chǎn)雜散信號(hào)的，然而含有混頻動(dòng)作的器件像變頻器（Conversion，包括上變頻下變頻，總之很貧）就會(huì)產(chǎn)生雜散信號(hào)。雜散信號(hào)有什么危害呢？雜散信號(hào)如果落入系統(tǒng)
2019-11-14 10:59:39
是在系統(tǒng)時(shí)鐘頻率的基波與任何內(nèi)部分諧波時(shí)鐘（例如，ADI直接數(shù)字頻率合成器提供的SYNC_CLK）之間產(chǎn)生的混頻產(chǎn)物。
上述雜散噪聲的全部已知來源都可根據(jù)相對于DDS/DAC輸出處基波信號(hào)的頻率偏移
2023-12-15 07:38:37
在嵌入式系統(tǒng)設(shè)計(jì)過程中，系統(tǒng)的掉電保護(hù)越來越受到重視。如何設(shè)計(jì)嵌入式系統(tǒng)掉電保護(hù)方案？這個(gè)問題急需解決。
2019-08-09 07:48:28
請問怎么利用混合域示波器查找出無線嵌入式系統(tǒng)中的噪聲來源？
2021-04-15 06:44:05
本文闡述了基于信號(hào)處理和嵌入式應(yīng)用的音頻處理系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。
2021-06-08 07:07:19
經(jīng)常容易搞錯(cuò)AM，F(xiàn)M或PM，他們很難區(qū)分呢？時(shí)鐘相位噪聲圖中的雜散信號(hào)為什么會(huì)影響時(shí)鐘的總抖動(dòng)？
2021-03-05 08:06:14
小弟正在調(diào)試一款X波段（9.6-10.8GHz）的鎖相環(huán)，采用的是內(nèi)部集成VCO的HMC778LP6CE芯片。在調(diào)試中，我發(fā)現(xiàn)在距中心頻率50Hz整數(shù)倍的頻率處有很多雜散，請問各位大神這些雜散
2014-07-21 15:47:54
和PCB布局過程中，對寄生電容、雜散電容和分布電容的考慮和處理是至關(guān)重要的。特別是在處理高頻信號(hào)如晶振時(shí)鐘信號(hào)時(shí)，通過上述措施可以有效減小這些電容效應(yīng)對電路性能的影響，提高系統(tǒng)的穩(wěn)定性和可靠性。設(shè)計(jì)師們應(yīng)充分了解這些電容特性，為電路設(shè)計(jì)提供有力保障。
2024-09-26 14:49:27
在把無線電芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲時(shí)，還應(yīng)考慮無線電產(chǎn)生的任何可能的干擾，這是避免干擾其它無線電及滿足法規(guī)要求的一項(xiàng)重要考慮因素。
2019-08-14 07:51:55
的其余部分。此類不希望有的輸出信號(hào)被稱為 “雜散脈沖”。假如這些雜散脈沖的功率足夠高，那就會(huì)在射頻設(shè)計(jì)中引發(fā)很多問題，例如：發(fā)送器中相鄰?fù)ǖ赖奈廴?、接收?b class="flag-6" style="color: red">中的靈敏度損失、或期望信號(hào)自身的失真。視系統(tǒng)
2019-07-23 08:17:34
(ENOB)、輸入帶寬、無雜散動(dòng)態(tài)范圍(SFDR)以及微分或積分非線性度等。對于GSPS ADC，最重要的一個(gè)交流性能參數(shù)可能就是SFDR。簡單而言，該參數(shù)規(guī)定了ADC以及系統(tǒng)從其他噪聲或者任何其他雜散頻率中
2018-11-01 11:31:37
大家好，如下圖所示，輸出的1GHz信號(hào)近端有小數(shù)分頻雜散，后發(fā)現(xiàn)有的頻點(diǎn)沒有，有的頻點(diǎn)會(huì)更多，小數(shù)分頻的分子分母是計(jì)算出來可以正好輸出1GHz整數(shù)頻率；
相關(guān)配置：環(huán)路濾波器是用的參考設(shè)計(jì)中
2024-11-11 06:05:42
UML引入到嵌入式系統(tǒng)中的可行性一種改進(jìn)的通用嵌入式系統(tǒng)UML方案如何使用UML來設(shè)計(jì)嵌入式系統(tǒng)？
2021-04-23 06:12:34
標(biāo)準(zhǔn)化指標(biāo)為圖2中從最小值增加的百分比。雜散與相位噪聲指標(biāo)為圖2中從最小值增加的分貝。 圖 2：環(huán)路帶寬對標(biāo)準(zhǔn)化性能的影響如圖1所預(yù)測，環(huán)路帶寬為140kHz左右時(shí)，最優(yōu)抖動(dòng)確實(shí)為最佳。環(huán)路帶寬超出
2018-08-29 16:02:55
最近調(diào)試遇到個(gè)問題，40W功放輸出功率時(shí)在225K左右會(huì)有雜散，抑制在-50dB左右，初步認(rèn)為是由于風(fēng)扇引起的，如過是風(fēng)扇引起的話，該如何解決
2014-03-28 09:58:41
雖然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計(jì)師們可能難以實(shí)現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達(dá)到最佳SFDR，也就是在系統(tǒng)信號(hào)鏈中實(shí)現(xiàn)無雜散的干凈噪底，可能就更加困難了。雜散信號(hào)可能源于ADC周圍的不合理電路，也有可能是因惡劣工作環(huán)境下出現(xiàn)的外部干擾而導(dǎo)致。
2019-08-12 06:51:54
Steven Xie雖然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計(jì)師們可能難以實(shí)現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達(dá)到最佳SFDR，也就是在系統(tǒng)信號(hào)鏈中實(shí)現(xiàn)無雜散
2018-10-19 10:38:17
本文系統(tǒng)介紹了雜散電流的產(chǎn)生及危害及嵌入式TCP/IP 協(xié)議單片機(jī)系統(tǒng)接入Internet 網(wǎng)絡(luò)的方法，并組建了基于嵌入式TCP/IP 協(xié)議單片機(jī)的雜散電流監(jiān)測系統(tǒng)，并對整個(gè)系統(tǒng)進(jìn)行了通
2009-09-05 08:20:36
21 分析了地鐵雜散電流的形成及危害, 闡述了地鐵雜散電流監(jiān)測控制系統(tǒng)的功能,設(shè)計(jì)了基于CAN 總線的地鐵雜散電流的監(jiān)測系統(tǒng)。論文對該系統(tǒng)的下位機(jī)軟硬件結(jié)構(gòu)，PC-CAN接口卡以及
2010-01-20 15:29:5421 直接數(shù)字頻率合成(DDS)技術(shù)推動(dòng)了頻率合成領(lǐng)域的高速發(fā)展，但固有的雜散特性極大的限制了其應(yīng)用發(fā)展。在分析DDS工作原理及雜散噪聲來源的基礎(chǔ)上，介紹了幾種雜散抑制的方法，
2010-07-31 10:36:1932 無雜散動(dòng)態(tài)范圍(SFDR)
SFDR（無雜散動(dòng)態(tài)范圍）衡量的只是相對于轉(zhuǎn)換器滿量程范圍(dBFS)或輸入信號(hào)電平(dBc)的最差頻譜偽像。比較ADC時(shí)
2011-01-01 12:14:5614336 本文對OAEs檢測算法進(jìn)行了研究，在嵌入式聽力診斷系統(tǒng)中綜合運(yùn)用了目前的信號(hào)處理方法，在偽跡消除方面取得很好的效果。
2011-07-29 11:10:061119 
直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截?cái)?b class="flag-6" style="color: red">雜散以及與相位-幅度轉(zhuǎn)換過程相關(guān)的
2012-02-02 10:41:2144 LMX2531 系列產(chǎn)品被廣泛應(yīng)用于無線通訊基站系統(tǒng)，相比較整數(shù)分頻，采用小數(shù)分頻可以獲得更好的相位噪聲性能，但是小數(shù)分頻會(huì)導(dǎo)致雜散問題，特別是整數(shù)邊界雜散尤為突出。本文介紹一種在盡可能保證相位噪聲性能的基礎(chǔ)上，改善整數(shù)邊界雜散達(dá)10dB。
2013-04-27 15:51:043492 介紹使用MDO4000 系列混合域示波器系列查找噪聲來源的技術(shù)和技巧，在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括
2015-05-27 20:29:33275 v分析、優(yōu)化和消除帶VCO的鎖相環(huán)在高達(dá)13.6 GHz處的整數(shù)邊界雜散
2016-01-07 14:50:350 寬帶雷達(dá)信號(hào)的低雜散采樣系統(tǒng)研究_王龍
2017-01-08 10:47:210 雖然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計(jì)師們可能難以實(shí)現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達(dá)到最佳SFDR，也就是在系統(tǒng)信號(hào)鏈中實(shí)現(xiàn)無雜散的干凈噪底，可能
2018-06-30 10:03:007246 在每一個(gè)無線系統(tǒng)中，幾乎每一根線都成為天線或接收器，而它們無意中接收或傳輸?shù)?b class="flag-6" style="color: red">雜散信號(hào)會(huì)降低射頻子系統(tǒng)的整體性能。
2017-06-26 15:21:5311 在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲時(shí)，還應(yīng)
2017-09-12 15:48:236 在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。
2017-09-18 09:44:3810 在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲時(shí)，還應(yīng)
2017-12-07 20:37:431003 
在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜 散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其 它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲
2019-03-20 15:31:37928 
雖然目前的高分辨率SAR ADC和E-A ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計(jì)師們可能難以實(shí)現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達(dá)到最佳SFDR，也就是在系統(tǒng)信號(hào)鏈中實(shí)現(xiàn)無雜散的干凈噪底，可能就更加困難了。雜散信號(hào)可能源于ADC周圍的不合理電路，也有可能是因惡劣工作環(huán)境下出現(xiàn)的外部干擾而導(dǎo)致。
2018-03-07 14:15:464 在把射頻芯片或模塊集成到典型的嵌入式系統(tǒng)中時(shí)，設(shè)計(jì)人員必須面臨的一項(xiàng)常見任務(wù)是追蹤和消除噪聲和雜散信號(hào)。潛在的噪聲來源包括：開關(guān)電源、來自系統(tǒng)其它部分的數(shù)字噪聲、以及外部噪聲來源。在考慮噪聲時(shí)，還應(yīng)
2018-03-14 10:44:285 鎖相環(huán) （PLL） 和壓控振蕩器 （VCO） 輸出特定頻率的RF信號(hào)，理想情況下此信號(hào)應(yīng)當(dāng)是輸出中的唯一信號(hào)。但事實(shí)上，輸出中存在干擾雜散信號(hào)和相位噪聲。本文討論最麻煩的雜散信號(hào)之一——整數(shù)邊界雜散——的仿真與消除。
2019-04-12 08:32:0013125 
在第二部分中，我們將側(cè)重于詳細(xì)考察與PLL相關(guān)的兩個(gè)關(guān)鍵技術(shù)規(guī)格：相位噪聲和參考雜散。導(dǎo)致相位噪聲和參考雜散的原因是什么，如何將其影響降至最低？討論將涉及測量技術(shù)以及這些誤差對系統(tǒng)性能的影響。我們還將考慮輸出漏電流，舉例說明其在開環(huán)調(diào)制方案中的重要意義。
2019-04-04 08:10:0025343 
ADI公司開發(fā)出一種頻率規(guī)劃技術(shù)，與鎖相環(huán)(PLL)設(shè)備結(jié)合使用時(shí)，可以消除輸出頻譜中的干擾雜散信號(hào)。了解該技術(shù)的詳情、優(yōu)勢以及如何使用。
2019-06-28 06:09:004322 通過演示簡要介紹鎖相環(huán)(PLL)中可實(shí)現(xiàn)的領(lǐng)先相位噪聲和雜散性能。
2019-05-21 06:23:006527 在大型數(shù)字波束合成天線中，人們非常希望通過組合來自分布式波形發(fā)生器和接收器的信號(hào)這一波束合成過程改善動(dòng)態(tài)范圍。如果關(guān)聯(lián)誤差項(xiàng)不相關(guān)，則可以在噪聲和雜散性能方面使動(dòng)態(tài)范圍提升10logN。這里的N
2020-09-08 10:47:000 鎖相環(huán) （PLL） 和壓控振蕩器 （VCO） 輸出特定頻率的RF信號(hào)，理想情況下此信號(hào)應(yīng)當(dāng)是輸出中的唯一信號(hào)。但事實(shí)上，輸出中存在干擾雜散信號(hào)和相位噪聲。本文討論最麻煩的雜散信號(hào)之一——整數(shù)邊界雜散——的仿真與消除。
2020-09-09 10:09:564998 
換流回路中的雜散電感會(huì)引起波形震蕩，EMI或者電壓過沖等問題。因此在電路設(shè)計(jì)的時(shí)候需要特別留意。本文給出了電路雜散電感的測量方法以及模塊數(shù)據(jù)手冊中雜散電感的定義方法。 圖1為半橋電路的原理電路以及
2021-10-13 15:36:135840 
眾所周知，無雜散動(dòng)態(tài)范圍（SFDR）表示可以與大干擾信號(hào)區(qū)分開來的最小功率信號(hào)。對于當(dāng)前的高分辨率、精密ADC，SFDR通常由基波頻率與目標(biāo)基頻的二次或三次諧波之間的動(dòng)態(tài)范圍決定。但是，由于系統(tǒng)的其他方面，可能會(huì)出現(xiàn)雜散并限制性能。
2023-01-04 15:20:494256 
鎖相環(huán)（PLL）和壓控振蕩器（VCO）以特定頻率輸出RF信號(hào)，理想情況下，該信號(hào)將是輸出端存在的唯一信號(hào)。實(shí)際上，輸出端存在不需要的雜散信號(hào)和相位噪聲。本文討論如何仿真和消除一種更麻煩的雜散信號(hào)——整數(shù)邊界雜散。
2023-01-08 15:40:423309 
假設(shè)某個(gè)調(diào)制方案指出整數(shù)邊界雜散功率高于–80 dBc的通道不可用;那么圖10中大約1%的通道不再可用。為了克服這個(gè)問題，ADIsimFrequencyPlanner可以優(yōu)化PLL/VCO配置，以減少并在大多數(shù)情況下消除整數(shù)邊界雜散。
2023-02-01 11:54:503036 
雜散干擾主要是由于接收機(jī)的靈敏度不高造成的。 發(fā)射機(jī)輸出信號(hào)通常為大功率信號(hào)，在產(chǎn)生大功率信號(hào)的過程中會(huì)在發(fā)射信號(hào)的頻帶之外產(chǎn)生較高的雜散。 如果雜散落入某個(gè)系統(tǒng)接收頻段內(nèi)的幅度較高，則會(huì)導(dǎo)致接收
2023-05-08 16:18:383278 
-本文要點(diǎn)理解電路中的雜散電容。了解雜散電容如何影響電子電路。探索減少電路中雜散電容的策略。雜散電容就像被遺棄的寵物流浪在街道和巷子里一樣，它們潛伏在電路中。本文將了解電子電路中的雜散電容是如何產(chǎn)生
2023-01-05 15:45:294611 
一站式PCBA智造廠家今天為大家講講如何減少PCB雜散電容的影響?減少PCB雜散電容的PCB設(shè)計(jì)方法。當(dāng)提到PCBA上的電子電路時(shí)，經(jīng)常使用的術(shù)語是雜散電容。PCB上的導(dǎo)體、無源器件的預(yù)制電路板
2023-08-24 08:56:321437 什么是無雜散動(dòng)態(tài)范圍 (SFDR)？為什么SFDR很重要？ 無雜散動(dòng)態(tài)范圍（SFDR）是指模擬信號(hào)中最大的無雜散動(dòng)態(tài)范圍。它是在硬件設(shè)備中測量的。它是指能夠測量的模擬信號(hào)的最大幅度范圍，其中沒有雜散
2023-10-31 09:34:2910716 如何使用頻譜分析儀來觀察和分析雜散信號(hào)？ 頻譜分析儀是一種廣泛應(yīng)用于電子領(lǐng)域的儀器，用于觀察和分析信號(hào)的頻譜特性。它可以幫助工程師們檢測和排除信號(hào)中的雜散信號(hào)，確保設(shè)備的正常工作和無干擾的信號(hào)傳輸
2023-12-21 15:37:163460 說到射頻的難點(diǎn)不得不提雜散，雜散也是射頻被稱為“玄學(xué)”的來源。雜散也是學(xué)習(xí)射頻必經(jīng)的一個(gè)難點(diǎn)。本篇文章就來講一下雜散。
2024-11-05 09:59:346929 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論