·Mentor Analog FastSPICE 平臺提供的創(chuàng)新功能可大幅加速對大型布線后模擬設計的納米級驗證

Mentor， a Siemens business 近日宣布其 Analog FastSPICE 平臺取得重大進展，引入為大型布線后（post-layout）模擬設計而設的 Analog FastSPICE eXTreme 革命性技術，極大地提升仿真性能，同時有助于保持納米級模擬驗證所需的晶圓代工廠認證精度。

Analog FastSPICE eXTreme 對于寄生復雜性高且接觸電阻大的模擬設計而言尤其重要。隨著工藝尺寸的不斷縮小，上述問題正日益嚴重。根據最初的客戶基準比較結果，與 Mentor 前一代 Analog FastSPICE 產品相比，新技術的仿真性能提高了 10 倍，與精度設置類似的市售解決方案相比提高了 3 倍。

Silicon Creations 執(zhí)行副總裁 Randy Caplan 表示：“我們致力于提供世界一流的芯片 IP，用于高性能時鐘（例如 PLL）和低功耗/高速數(shù)據接口（例如 SerDes），大多數(shù)先進芯片級系統(tǒng)都采用了我們的設計，因此我們需要支持最新的 3nm FinFET 工藝，當務之急是能夠快速、準確地模擬 FinFET 設計，以滿足我們緊迫的日程安排。我們通過多個大型布線后設計參與了 Analog FastSPICE eXTreme 技術的早期測試計劃，結果顯示該技術在保持 SPICE 級精度的同時將速度提高了 10 倍。我們期待使用 Analog FastSPICE 來驗證我們的完全抽取設計，在滿足高性能和高良率的目標同時可以一次性完成芯片設計?！?/p>

Mentor Analog FastSPICE 平臺可為納米模擬、射頻（RF）、混合信號、存儲器和定制數(shù)字電路提供快速的電路驗證。該平臺已經通過了晶圓廠 5nm 的工藝認證，被全球諸多最成功的模擬集成電路設計所信賴與應用，其提供納米級 SPICE 精度的速度比并行 SPICE 仿真器快兩倍。

Analog FastSPICE 客戶現(xiàn)在可以免費使用新的 Analog FastSPICE eXTreme 技術，以此為其大型布線后模擬設計帶來更多的性能優(yōu)勢。Analog FastSPICE eXTreme 采用創(chuàng)新的電阻電容（RC）電路約減算法，顯著改進 Analog FastSPICE 核心 SPICE 矩陣解法的性能，此外還包含全面的綜合性器件噪聲分析功能，能夠支持芯片級精度的仿真。

Analog Bits 執(zhí)行副總裁 Mahesh Tirupattur 表示：“Analog Bits 是混合信號 IP 的領先供應商，提供包括低功耗 SerDes、鎖相環(huán)、傳感器以及 I/O 等在內的廣泛產品組合，支持 最新的 3nm FinFET 工藝。我們與 Mentor 及其 Analog FastSPICE 平臺有著長期合作，并且參與了 AFS eXTreme 早期測試計劃。我們對低功耗集成時序和互連 IP 技術有嚴格的精度要求，這需要考慮到 FinFET 設計的布線后寄生效應，才能更準確地表示真實的模擬電路響應。Analog FastSPICE eXTreme 技術可將性能提高 6 倍，同時保持納米級模擬驗證所需的 SPICE 精度。Mentor 和 Analog FastSPICE 將繼續(xù)提供當前和未來設計所需的創(chuàng)新 SPICE 技術?！?/p>

Analog FastSPICE eXTreme 是 Mentor Symphony 混合信號平臺的補充，該平臺利用 Analog FastSPICE 電路模擬器，并通過業(yè)界標準 HDL 仿真器提供快速準確的混合信號驗證。Symphony 平臺為復雜納米級混合信號 IC 的驗證提供直觀易用的使用模式，具有強大的調試功能和配置支持。

“隨著模擬、混合信號和 RF 設計向新納米節(jié)點的持續(xù)深入發(fā)展，全球的設計人員都在期待電路仿真性能可以在實現(xiàn)顯著提升的同時又不影響先進節(jié)點的精度。”Mentor IC 驗證解決方案高級副總裁 Ravi Subramanian 博士表示，“在克服先進節(jié)點的每個挑戰(zhàn)過程中，我們的電路仿真研發(fā)團隊一直堅持創(chuàng)新，Analog FastSPICE eXTreme 將作為一個重要里程碑，開啟我們技術演進的下一個篇章。”