PCB優(yōu)化設(shè)計詳析(中)

目前SMT技術(shù)已經(jīng)非常成熟，并在電子產(chǎn)品上廣泛應(yīng)用，因此，電子產(chǎn)品設(shè)計師有必要了解SMT技術(shù)的常識和可制造性設(shè)計(DFM)的要求。采用SMT工藝的產(chǎn)品，在設(shè)計之初就應(yīng)綜合考慮生產(chǎn)工藝流程、原材料的選擇、設(shè)備的要求、器件的布局、測試條件等要素，盡量縮短設(shè)計時間，保證設(shè)計到制造的一次性成功。

　　關(guān)鍵詞 SMT PCB DFM 優(yōu)化設(shè)計

　　3.5 元器件布局設(shè)計

　　元器件的布局是按照原理圖的要求和元器件的封裝，將元器件整齊、美觀的排列在PCB上，滿足工藝性、檢測、維修等方面的要求，并符合電路功能和性能要求。進(jìn)行元器件布局設(shè)計時要做到工藝流程最少，工藝性最佳。元器件布局設(shè)計的基本原則如下：
　　(1) 元器件的排布均勻，盡可能做到同類元器件按相同的方向排列，相同功能的模塊集中在一起布置；相同結(jié)構(gòu)電路部分應(yīng)盡可能采取對稱布局。
　　(2) 元器件布局遵照“先難后易，先大后小”的布置原則，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局，其他元器件圍繞它來進(jìn)行布局。
　　(3) 有相互連線的元器件應(yīng)靠近排列，以保證走線距離最短，有利于提高布線密度。
　　(4) 縮短高頻元器件之間的連線，減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件應(yīng)隔離或屏蔽。
　　(5) 對于熱敏感元器件(除溫度檢測元件)，布線時應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。發(fā)熱元件一般應(yīng)均勻分布，排布在通風(fēng)、散熱良好的位置，以利于單板和整機(jī)的散熱。
　　(6) 強(qiáng)信號和弱信號、高電壓信號和弱電壓信號要完全分開；模擬信號和數(shù)字信號分開；高頻信號與低頻信號分開；高頻元器件的間隔要充分。
　　(7) 熱容量大的元器件排布不宜過于集中，以免局部溫度低造成焊接不良。
　　(8) 對于電位器、可調(diào)電感等可調(diào)元器件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若在機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在PCB上方便于調(diào)節(jié)的地方；若在機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。
　　(9) 元器件的排列要便于調(diào)試和維修，QFP、BGA、PLCC等器件周圍要留有一定的維修空間。
　　(10) 高大、貴重元器件不要放在PCB邊緣或靠近插件、貼裝孔、槽、V-CUT等高應(yīng)力集中區(qū)，減少開裂或裂紋。
　　(11) 要考慮插座、接頭等元器件之間是否干涉，與結(jié)構(gòu)設(shè)計是否矛盾。
　　(12) 同類型的插裝元器件在X或Y方向上應(yīng)朝一個方向放置。同類型的有極性插裝元器件盡量在X或Y方向上保持一致，便于生產(chǎn)和檢驗(yàn)，同一塊板最多允許2個方向。
　　(13) 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時，阻、容器件的長軸方向要與波峰焊傳輸方向垂直，阻排及SOP(腳間距≥1.27mm)元器件長軸方向與波峰焊傳輸方向平行，間距<1.27mm的SOP、PLCC、QFP等元器件避免用波峰焊焊接，BGA、CSP、QFN等元器件嚴(yán)禁采用波峰焊接。如下頁圖3.4a所示。
　　QFP器件應(yīng)按照45度方向排布，并增加盜錫焊盤。SOP等器件也應(yīng)該增加脫錫焊盤。如下頁圖3.4b示。較小元器件不應(yīng)排在大元件后，以免較大元器件遮擋錫流與較小元器件焊盤接觸，造成漏焊。

　　(14) 回流焊接和波峰焊接工藝對元器件布局限制。不同的SMT組裝工藝，對元器件布局有不同的要求，例如0402封裝的元器件可以回流焊接但不適合波峰焊接。具體請參考下表3-5。

　　3.6 PCB布線設(shè)計

　　布線是按照原理圖和導(dǎo)線表布設(shè)PCB導(dǎo)線，布線的一般原則如下：
　　(1) 布線優(yōu)先次序
　　密度優(yōu)先原則：從PCB上連接關(guān)系最復(fù)雜的器件著手布線，從PCB上連線最密集的區(qū)域開始布線。
　　核心優(yōu)先原則：例如DDR、RAM等核心部分應(yīng)優(yōu)先布線，類似信號傳輸線應(yīng)提供專層、電源、地回路。其他次要信號要顧全整體，不可以和關(guān)鍵信號想抵觸。
　　關(guān)鍵信號線優(yōu)先原則：電源、模擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線。
　　布線層數(shù)選擇原則：在滿足使用要求的前提下，選擇布線的順序優(yōu)先為單層布線，其次為雙層布線，最后是多層布線。
　　(2) 盡量為時鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層，并保證其最小的回路面積。應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法，保證信號質(zhì)量。
　　(3) 電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對干擾敏感的信號。
　　(4) 有阻抗控制要求的網(wǎng)絡(luò)應(yīng)布置在阻抗控制層上，相同阻抗的差分網(wǎng)絡(luò)應(yīng)采用相同的線寬和線間距。對于時鐘線和高頻信號線要根據(jù)其特性阻抗要求考慮線寬，做到阻抗匹配。
　　(5) 輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。
　　(6) 數(shù)字地、模擬地要分開，對低頻電路，地應(yīng)盡量采用單點(diǎn)并聯(lián)接地；高頻電路宜采用多點(diǎn)串聯(lián)接地。對于數(shù)字電路，地線應(yīng)閉合成環(huán)路，以提高抗噪聲能力。
　　(7) 印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。
　　(8) 走線拐彎處一般取圓弧形，避免直角或夾角，否則在高頻電路中會影響電氣性能。如圖3.6所示。

　　(9) 導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。
　　(10) 雙面板上的公共電源線和地線盡量放置在靠近板的邊緣，并且分布在板的兩面。多層板可在內(nèi)層設(shè)置電源層和地線層，通過金屬化孔與各層的電源線和地線連接。
　　(11) 焊盤與較大面積的導(dǎo)電區(qū)相連時，應(yīng)采用長度不小于0.5mm的細(xì)導(dǎo)線進(jìn)行熱隔離，細(xì)導(dǎo)線寬度不小于0.13mm。
　　(12) 相鄰層信號線為正交方向，以減少耦合，切忌相鄰層走線對齊或平行。

3.7 PCB的孔設(shè)計

　　PCB上常見的孔有安裝孔、定位孔、元件孔、導(dǎo)通孔、盲孔和埋孔、測試孔等。
　　(1) 安裝孔(Mounting Hole)
　　安裝孔用于裝配器件，或固定印制板，安裝孔應(yīng)與安裝器件的位置尺寸和公差相匹配。
　　(2) 定位孔(Tooling Hole)
　　定位孔是放置在板邊緣上的用于電路板生產(chǎn)和裝配的非金屬化孔。具體見3.3條。
　　(3) 元件孔(Component Hole)
　　元件孔是用于元件端子固定于印制板及導(dǎo)電圖形電氣聯(lián)接的孔。元件孔的孔徑應(yīng)比所安裝的元器件引線直徑大0.2~0.3mm。
　　(4) 導(dǎo)通孔(Via Hole)
　　導(dǎo)通孔又稱過孔，一種用于內(nèi)層連接的金屬化孔，但其中并不用于插入元件引線或其它增強(qiáng)材料。孔徑大小和空位可根據(jù)布線空間大小調(diào)整，一般孔徑取Φ0.3~Φ0.8mm，金屬化孔的電阻值不超過300μΩ。PCB板厚決定了該板的最小過孔，板厚孔徑比應(yīng)小于5~8，如下表3-7所示。

　　在布線空間允許的條件下，導(dǎo)通孔一般不放在元器件的下面，以便于檢查和維修。導(dǎo)通孔與SMD的焊盤最小距離為0.5mm，如果過孔塞綠油，最小距離為0.25mm。如圖3.7所示。

　　(5) 盲孔(Blind via)和埋孔(Buried via)
　　盲孔是連接表層和內(nèi)層而不貫穿的過孔，埋孔是連接內(nèi)層而表層看不到的過孔。應(yīng)用盲孔和埋孔設(shè)計時應(yīng)對PCB加工流程有充分的認(rèn)識，避免給PCB加工帶來不必要的問題，必要時要與PCB供應(yīng)商協(xié)商。
　　(6) 測試孔(Test Pattern)
　　測試孔是指用于ICT測試目的的過孔，可以兼做導(dǎo)通孔，原則上孔徑不限，焊盤直徑應(yīng)不小于25mil，測試孔之間中心距不小于50mil。

　　3.8 可測試性設(shè)計

　　SMT的測試包括在線測試(In-Circuit Testing，ICT)和功能測試(Function-Circuit Testing，F(xiàn)CT)。為保證大批量生產(chǎn)的產(chǎn)品的質(zhì)量，需要使用ICT和FCT，其中SMT的可測試性主要是針對ICT的。在PCB設(shè)計階段一定要考慮添加測試點(diǎn)，相關(guān)設(shè)計要求如下：
　　(1) 測試點(diǎn)均勻分布于整個PCB 板上，一般要求每個網(wǎng)絡(luò)都要至少有一個可供測試探針接觸的測試點(diǎn)。
　　(2) 測試點(diǎn)選用時優(yōu)先次序：優(yōu)選圓形焊盤；其次器件引出管腳；最后過孔最為測試點(diǎn)。SMD器件最好采用圓形焊盤做測試點(diǎn)，OSP處理工藝的PCB不宜采用過孔做測試點(diǎn)。當(dāng)使用表面焊盤作為測試點(diǎn)時，應(yīng)當(dāng)將測試點(diǎn)盡量放在焊接面。
　　(3) 測試焊盤尺寸最小為0.6mm，當(dāng)有較多PCB的富?？臻g時，測試焊盤設(shè)定為0.9mm以上。兩個單獨(dú)測試點(diǎn)的最小間距為1.5mm，推薦值2.0mm。如圖3.8a所示。

　　(4) 測試點(diǎn)不能被絲印蓋住，絲印通過時會發(fā)生接觸不良。測試點(diǎn)不能被條碼、膠帶等擋住。
　　(5) 測試點(diǎn)與SMD的距離至少1.25mm，測試點(diǎn)與IC器件的距離至少2.0mm，測試點(diǎn)與DIP插件孔的距離1.25mm。測試點(diǎn)距離板邊不得小于5mm。如圖3.8b所示。
　　(6) 測試點(diǎn)在添加時，附加線應(yīng)該盡量短。如圖3.8c所示。
　　(7) 采用圓形焊盤作為測試點(diǎn)時，如果PCB表面處理工藝為OSP，建議測試焊盤上印刷錫膏，以加強(qiáng)測試的可靠性。
　　(8) 對Connector器件，若引線較粗或Pitch≤1.5mm時，需要單獨(dú)引出測試點(diǎn)。如圖3.8d所示。
　　(9) 對于帶有邊界掃描(Boundary-Scan)器件的VLSI和ASIC器件，應(yīng)增加為實(shí)現(xiàn)邊界掃描功能的輔助測試點(diǎn)，以達(dá)到能測試器件本身的內(nèi)部功能邏輯的要求。

　　3.9 PCB散熱設(shè)計

　　隨著SMD的外形尺寸變小，組裝密度提高，若不能及時有效的散熱，將會影響電路的工作參數(shù)甚至?xí)乖骷В虼吮仨毧紤]散熱設(shè)計。
　　(1) 高熱器件應(yīng)考慮放于出風(fēng)口或利于對流的位置，較高的元件應(yīng)考慮放于出風(fēng)口，且不阻擋風(fēng)路。
　　(2) 散熱器的放置應(yīng)考慮利于對流。
　　(3) 發(fā)熱量大的元器件架高設(shè)計，溫度敏感器件應(yīng)考慮遠(yuǎn)離熱源。
　　(4) 對于自身溫升高于30℃的熱源，一般要求：a.在風(fēng)冷條件下，電解電容等溫度敏感器件離熱源距離要求≥2.5mm；b.自然冷條件下，電解電容等溫度敏感器件離熱源距離要求≥3.0mm。
　　(5) 大面積銅箔要求用隔熱帶與焊盤相連。為了保證透錫良好，在大面積銅箔上的元件的焊盤要求用隔熱帶與焊盤相連，對于需過5A以上大電流的焊盤不能采用隔熱焊盤。如圖3.9所示：

　　(6) 設(shè)置散熱通孔，可以有效地將熱量從PCB的頂部銅層傳輸?shù)絻?nèi)部或底部銅層。

3.10 抗電磁干擾設(shè)計

　　電磁干擾問題越來越成為電子產(chǎn)品中的一個嚴(yán)重問題。經(jīng)驗(yàn)表明，產(chǎn)品批量生產(chǎn)后電磁干擾問題的解決成本是開發(fā)階段解決成本的十幾倍，甚至幾十倍，因此電磁兼容設(shè)計應(yīng)該貫穿電子產(chǎn)品設(shè)計的全過程。常用的電磁兼容設(shè)計方法有：
　　(1) 從減小輻射干擾的角度出發(fā)，應(yīng)盡量選用多層板。內(nèi)層分別做電源層、接地層，電源層與地線要盡量靠近，時鐘線、信號線和地線位置盡量靠近，以獲得最小接地線路阻抗，抑制公共阻抗噪聲。對信號形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間輻射的能力。
　　(2) 電源線、地線、印制板走線對高頻信號應(yīng)保持低阻抗，在頻率很高的情況下，電源線、地線或印制板走線都會成為接收與發(fā)射干擾的小天線，降低這種干擾的方法除了加濾波電容的方法外，更值得重視的是減少電源線、地線、印制板走線本身的高頻阻抗。因此，各種印制板走線要短而粗、線條要均勻。
　　(3) 為減少信號線與回線之間形成環(huán)路面積。電源線、地線、印制板導(dǎo)線的排列要恰當(dāng)，盡量作到短、寬、直。走線時應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時工藝性能也不好。
　　(4)當(dāng)線路板上有不同功能電路時，不同類型電路(數(shù)字、模擬、電源)應(yīng)分離，其接地也應(yīng)分離。如圖3.10a所示。
　　(5) 對于多層線路板，不同區(qū)域的地線面在邊遠(yuǎn)處要滿足20H法則(即地線面的邊沿要比電源層或信號線層的邊沿外延出20H，H是地線面與信號線層之間的高度)。如圖3.10b所示。

　　(6) 3W原則。當(dāng)兩條印制線間距比較小時，兩線之間會發(fā)生電磁串?dāng)_，串?dāng)_會使有關(guān)電路功能失常。為避免發(fā)生這種騷擾，應(yīng)保持任何線條間距不小于三倍的印制線條寬度，即不小于3W，W為印制線路的寬度。如圖3.10d所示。
　　(7) 重疊電源與地線層規(guī)則。不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時可考慮中間隔地層。如圖3.10e所示。
　　(8) 盡量選擇表面貼裝器件，并盡量選擇小尺寸元件。由于SMD器件引線的互連長度很短，因此引線的電感、電容和電阻比DIP器件小得多。
　　(9) 綜合運(yùn)用接地、屏蔽和濾波等措施。

　　3.11 PCB的抗ESD設(shè)計

　　隨著IC采用更先進(jìn)的工藝技術(shù)進(jìn)行制造，其變得更容易受到ESD的傷害，而且隨著數(shù)據(jù)傳輸速率的提高，必須同時提供好的信號完整性和ESD保護(hù)性能。因此電子產(chǎn)品的靜電放電防護(hù)設(shè)計非常重要。通過PCB的分層設(shè)計、合適的布局布線和安裝等可以實(shí)現(xiàn)PCB的抗ESD設(shè)計。
　　(1) 盡可能使用多層PCB。相對于雙面PCB，地平面和電源平面以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合，使之達(dá)到雙面PCB的1/10~1/100。盡量地將每一個信號層都緊靠一個電源層或地線層，對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內(nèi)層線。
　　(2) 對于雙面PCB來說，要采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要盡可能多地連接。一面的柵格尺寸≤60mm，如果可能，柵格尺寸應(yīng)＜13mm。
　　(3) 確保每一個電路盡可能緊湊，盡可能將所有連接器都放在一邊。
　　(4) 要以下列方式在電路周圍設(shè)置一個環(huán)形地：除邊緣連接器以及機(jī)殼地以外，在整個外圍四周放上環(huán)形地通路；確保所有層的環(huán)形地寬度大于2.5mm；每隔13mm用過孔將環(huán)形地連接起來；將環(huán)形地與多層電路的公共地連接到一起。
　　(5) 在能被ESD直接擊中的區(qū)域，每一個信號線附近都要布一條地線。
　　(6) I/O電路要盡可能靠近對應(yīng)的連接器。
　　(7) 對易受ESD影響的電路，應(yīng)該放在靠近電路中心的區(qū)域，這樣其它的電路可以為它們提供一定的屏蔽作用。
　　(8) 通常在接收端放置串聯(lián)的電阻和磁珠，在連接器處或者離接收電路25mm的范圍內(nèi)，要放置濾波電容。在距離每一個連接器80mm范圍以內(nèi)放置一個高頻旁路電容。
　　(9)要確保信號線盡可能短。信號線的長度大于300mm時，一定要平行布一條地線。
　　(10) 確保信號線和相應(yīng)回路之間的環(huán)路面積盡可能小。對于長信號線，每隔幾厘米調(diào)換信號線和地線的位置來減小環(huán)路面積。
　　(11) 確保電源和地之間的環(huán)路面積盡可能小，在靠近集成電路芯片每一個電源管腳的地方放置一個高頻電容。
　　(12) 盡量要用地填充未使用的區(qū)域，每隔60mm距離將所有層的填充地連接起來。確保在任意大的地填充區(qū)(大約大于25×6mm)的兩個相反端點(diǎn)位置處要與地連接。
　　(13) 電源或地平面上開口長度超過8mm時，要用窄的線將開口的兩側(cè)連接起來。
　　(14) 復(fù)位線、中斷信號線或者邊沿觸發(fā)信號線不能布置在靠近PCB邊沿的地方。
　　(15) 將安裝孔同電路地連接在一起，或者將它們隔離開來。在安裝孔頂層和底層上要采用大焊盤。
　　(16) 不能將受保護(hù)的信號線和不受保護(hù)的信號線并行排列。
　　(17) 要特別注意復(fù)位、中斷和控制信號線的布線。要采用高頻濾波；遠(yuǎn)離輸入和輸出電路；要遠(yuǎn)離電路板邊緣；
　　(18) 要注意磁珠下、焊盤之間、可能接觸到磁珠的信號線的布線。有些磁珠導(dǎo)電性能相當(dāng)好，可能會產(chǎn)生意外的導(dǎo)電路徑。

　　3.12 PCB焊盤設(shè)計

　　焊盤設(shè)計對SMT產(chǎn)品的可制造性、可靠性等有著很大的影響，是PCB設(shè)計中非常重要的部分。良好的焊盤設(shè)計能避免出現(xiàn)虛焊、短路、立碑、陰影效應(yīng)等問題。IPC提供了表面貼裝設(shè)計與焊盤結(jié)構(gòu)標(biāo)準(zhǔn)——IPC-SM-782A，2005年IPC發(fā)布了IPC-SM-782A的替代標(biāo)準(zhǔn)IPC-7351。因?yàn)橛绊懞副P尺寸的因素眾多，必須全面的考慮才能做好，應(yīng)該根據(jù)實(shí)際情況做出適合自己產(chǎn)品的PCB焊盤設(shè)計規(guī)范，而不能完全依靠IPC標(biāo)準(zhǔn)。
　　焊盤設(shè)計的一般考慮順序?yàn)椋罕ＷC良好的電氣性能；可靠性；可制造性；可維修性。焊盤設(shè)計需要確定的要素，包括焊盤本身的尺寸、綠油或阻焊窗尺寸、元件占地范圍、元件下的布線或粘膠用的虛設(shè)焊盤等。如圖3.12-1所示：

　　決定焊盤尺寸的主要因素有五方面：元件的外形和尺寸、基板種類和質(zhì)量、組裝設(shè)備能力、所采用的工藝種類和能力、要求的品質(zhì)水平或標(biāo)準(zhǔn)。在考慮焊盤的設(shè)計時必須配合以上五個因素整體考慮。計算尺寸公差時，業(yè)界中較常用的是統(tǒng)計學(xué)中接受的有效值或均方根方法，這種做法能在各方面達(dá)到較好的平衡。
　　一個良好的焊盤設(shè)計，應(yīng)該提供在工藝上容易組裝、便于檢查和測試、以及組裝后的焊點(diǎn)使用壽命長等條件。保證良好的焊盤設(shè)計的條件：(1)建立元件封裝資料檔案；(2)對每一個SMD建立器件的封裝尺寸庫；(3)確定不同供應(yīng)商的尺寸誤差；(4)建立基板規(guī)范；(5)制定廠內(nèi)工藝和設(shè)備能力規(guī)范；(6)對各制造工藝的問題和知識有足夠的了解；(7)制定廠內(nèi)或?qū)δ骋划a(chǎn)品上的品質(zhì)標(biāo)準(zhǔn)。

矩形片式元件焊盤設(shè)計(見圖3.12-2~3.12-3)：

　　L型引腳IC焊盤設(shè)計(見圖3.12-4)：

　　(1) 適應(yīng)范圍：在SOT、SOIC、(S/T)SOP、(P/S/-C)QFP等封裝的引線。
　　(2) 參數(shù)說明：
　　t：引腳厚度(lead thickness)典型值為0.1～0.15mm
　　l：引腳長度(lead length) 典型值為0.6～0.8mm
　　lw：引腳寬度(lead width)
　　W：焊盤寬度(pad width)
　　L：焊盤長度(pad length)
　　lh：引腳跟部長度(lead heel) 通常為0.5mm
　　lt：引腳前端長度(lead tip) 通常為0.5mm
　　(3) 焊盤尺寸設(shè)計：
　　焊盤長度：L=lh+l+lt 通常為1.5~1.8mm
　　焊盤寬度：W=lw+2mil
　　lh=lt= =(2.6~5.6)t 其中θ=15o~30o
　　J型引腳IC焊盤設(shè)計(見圖3.12-5)：

　　(1) 適應(yīng)范圍：SOJ、PLCC等部品的封裝引線。
　　(2) 參數(shù)說明：
　　l：引腳長度(lead length)
　　B：引腳寬度(lead width)
　　W：焊盤寬度(pad width)
　　L：焊盤長度(pad length)
　　lh：引腳跟部長度(lead heel)
　　(3) 焊盤尺寸設(shè)計：
　　引腳跟部長度：lh=T/2
　　焊盤長度：L= 2lh+l 焊盤寬度：W=lw+ lw
　　BGA焊盤設(shè)計(見圖3.12-6)：

　　(1) 焊盤直徑按照焊球直徑的75％~85％設(shè)計。
　　(2) 焊盤引出線不超過焊盤的50％，相對于焊接質(zhì)量來說，越細(xì)越好。
　　(3) 電源焊盤的引出線不小于0.1mm，方可加粗。
　　(4) 為了防止焊盤變形，阻焊開窗(solder mask) 不大于0.05mm。

　　四、總結(jié)

　　PCB的優(yōu)化設(shè)計在產(chǎn)品開發(fā)設(shè)計過程中有著重要的作用，每個設(shè)計人員都應(yīng)該認(rèn)真考慮，確保產(chǎn)品設(shè)計的最優(yōu)化，使產(chǎn)品朝著“無缺陷”或“零缺陷”的方向發(fā)展。

　　文章摘自《印制電路資訊》09年3月第二期

　　本文資料經(jīng)作者授權(quán)：PCB網(wǎng)城版權(quán)所有，轉(zhuǎn)載請注明出處，抄襲必究。