?。ㄔ膩碓?Jiefu Wu， Graser ；Cadence楷登PCB及封裝資源中心；在此特別鳴謝?。?/p>

　　文章旨在幫助EE、Layout人員在設(shè)計(jì)前期階段不需依靠SI/PI專家就能做初步的模擬分析，快速找出并排除常見信號(hào)/電源問題，提升設(shè)計(jì)質(zhì)量和效率。

　　Reflection信號(hào)反射

　　現(xiàn)今電子產(chǎn)品復(fù)雜度越趨增加，信號(hào)速度越來越快，在信號(hào)傳輸?shù)倪^程中，如果信號(hào)不斷反射便會(huì)對(duì)電子產(chǎn)品的運(yùn)作造成影響，而這又與阻抗連續(xù)性以及阻抗匹配息息相關(guān)；而如何避免信號(hào)反射，除了在硬件設(shè)計(jì)時(shí)的規(guī)劃外，在PCB設(shè)計(jì)時(shí)間針對(duì)信號(hào)傳輸路徑進(jìn)行分析和走線優(yōu)化，并使傳輸信號(hào)的發(fā)送與接收端阻抗匹配，亦是確保產(chǎn)品性能良好的不二法門。

　　本篇將透過設(shè)計(jì)實(shí)例詳解如何使用Allegro? PCB Designer中的 IDA （In-Design Analysis， 設(shè)計(jì)同步分析） Reflection分析功能，在PCB 布線過程中同步進(jìn)行信號(hào)反射分析，只要搭配零件模型的掛載，EE或Layout人員可以不需要倚靠SI人員，便能于設(shè)計(jì)中同步進(jìn)行SI等級(jí)的信號(hào)反射分析，實(shí)時(shí)確認(rèn)并修正PCB設(shè)計(jì)，降低失敗的機(jī)率，并且減少返工的時(shí)間。

　　本文重點(diǎn)

　　常見信號(hào)反射問題

　　Reflection分析挑戰(zhàn)

　　如何設(shè)計(jì)同步進(jìn)行Reflection分析

　　零件模型設(shè)定訣竅

　　Reflection分析結(jié)果解析

　　1；什么是Reflection？PCB「信號(hào)傳輸線」上的意外回音

　　先前我們提到如何簡(jiǎn)單的利用Impedance分析《微信內(nèi)部鏈接》來確認(rèn)PCB上傳輸線的特性阻抗，現(xiàn)在是時(shí)候挑戰(zhàn)巨人歌利亞，更深入地對(duì)信號(hào)做進(jìn)一步分析了。

　　我們之前說到，將PCB上的信號(hào)線想象成自來水管，水在水管中流動(dòng)。當(dāng)水從比較寬的水管往下流動(dòng)時(shí)，突然尾段水管變窄了，部分的水流無法繼續(xù)前進(jìn)，那就會(huì)往回沖了。同樣的情況拿到PCB上來說，傳送端與接收端阻抗不匹配即會(huì)造成信號(hào)的反射，此時(shí)接收端會(huì)將一部分電壓反射回傳送端，造成傳輸線中正在傳送出去的信號(hào)與反射回來的信號(hào)彼此你儂我儂，互相干擾。此外，傳輸線經(jīng)過貫孔或是連接器，以及參考地平面不連續(xù)，也均會(huì)造成信號(hào)反射。信號(hào)不穩(wěn)定，系統(tǒng)運(yùn)作就不正常。

　　想象你對(duì)著空無一人的空屋叫喊，竟然聽到不應(yīng)該得到的響應(yīng)，豈不嚇?biāo)廊恕?/p>

　　2

　　為什么需要Reflection分析？信號(hào)走線——失之毫厘、差之千里

　　一般在設(shè)計(jì)PCB時(shí)，Reflection（信號(hào)反射） 常于以下幾種情況發(fā)生：

　　傳送端與接收端阻抗不匹配。

　　信號(hào)線寬改變導(dǎo)致阻抗不連續(xù)。

　　傳輸線過孔或連接器導(dǎo)致阻抗不連續(xù)。

　　信號(hào)線參考的地平面（GND）有壕溝（Moat） 導(dǎo)致阻抗不連續(xù)。

　　以往EE / PCB Layout工程師在設(shè)計(jì)產(chǎn)品時(shí)，多半會(huì)沿用經(jīng)驗(yàn)法則，或是使用其他分析工具做基本確認(rèn)。但最多時(shí)候會(huì)需要專業(yè)SI人員幫忙對(duì)PCB Layout做實(shí)際模擬，得到精確的結(jié)果之后，再針對(duì)異常處做修正。而這一來一往的討論與數(shù)據(jù)往返便耗費(fèi)了許多時(shí)間；尤其在交期趕的時(shí)候，SI人員火大，EE / PCB Layout人員苦不堪言，交期延遲，客戶發(fā)飆。

　　PCB Layout上的走線千百條，需要注意的地方太多，尤其信號(hào)頻率越來越高，速度越來越快，有時(shí)候失之毫厘，差之千里，差那么一點(diǎn)點(diǎn)就會(huì)造成嚴(yán)重的影響；當(dāng)客戶不斷要求修改設(shè)計(jì)的時(shí)候，有些細(xì)節(jié)更不能不注意，尤其是在會(huì)造成信號(hào)反射的部分。

　　在很多時(shí)候，Layout上的走線已做調(diào)整，貫孔的部分也做了初步確認(rèn)，該加上的電阻/電容也加上了；但對(duì)于更高速敏感的信號(hào)，我們必須看得更深入。這時(shí)候便會(huì)需要進(jìn)一步為零件掛上Models，進(jìn)行分析時(shí)才能有零件的行為，并得到更為精確的結(jié)果，最后做細(xì)部的修正。

　　如果這些細(xì)部分析在PCB設(shè)計(jì)端便能夠執(zhí)行，利用直觀的輔助分析工具幫助工程師實(shí)時(shí)分析、實(shí)時(shí)檢查、實(shí)時(shí)修正，將可大大減少錯(cuò)誤發(fā)生的機(jī)會(huì)并減少各方討論的時(shí)間。交期不延遲，大家開心。

　　3

　　如何執(zhí)行Reflection分析

　　現(xiàn)在Allegro中導(dǎo)入了Sigrity專業(yè)的仿真分析技術(shù)，將IDA （In-Design Analysis， 設(shè)計(jì)同步分析）帶入PCB設(shè)計(jì)流程之中，EE或Layout工程師只需再多掛載零件模型，就可以輕松實(shí)現(xiàn)SI等級(jí)的信號(hào)反射分析，預(yù)先掃除信號(hào)在線的意外回音！