PCB上的串擾的產(chǎn)生機制，可以認為有三種：電感耦合，電容耦合還有共阻耦合(common-impedance coupling)。

電感/電容耦合

假設兩條微帶線，中心到中心的距離為d，如下圖所示。

當信號沿著傳輸線傳播時，微帶線周圍開始有電場線和磁場線。

但是，這些電場線和磁場線并不是只在信號和它相關的回路中，而是會延伸到周圍區(qū)域。如下圖所示。

從傳輸線發(fā)出的電場終止與任何相鄰的金屬結(jié)構(gòu)；傳輸線周圍的磁場也會部分環(huán)繞在任何相鄰的金屬結(jié)構(gòu)周圍。

那如果相鄰的金屬結(jié)構(gòu)恰好是一根信號傳輸線呢?

則該根傳輸線會由于接收到的施擾微帶線產(chǎn)生的電磁場，而產(chǎn)生相應的電流和電壓。

很顯然，如果兩條傳輸線之間的間隔增加，信號傳輸線接收到的場會迅速下降。

但是，如果它們足夠近，則相鄰信號傳輸線則會上產(chǎn)生的干擾電流。而這些干擾電流，和傳輸線上本來的信號電流一樣，也會經(jīng)歷反射、失真和輻射。

也就是說，如果有個很臟的微帶線A，它旁邊有個很干凈的微帶線B，則B就會被A弄臟，而且如果B正好靠近輸出端，則B就會把從A耦合過來的噪聲輻射出去。

微帶線之間的電場和磁場耦合，分別被稱為電容和電感耦合。?

電容耦合和電感耦合，它們各自對串擾的影響很大程度上取決于電路布局。

下圖所示，是串擾的簡化模型，包含了PCB上傳輸線之間的電容和電感耦合。

CG，存在于微帶線和參考平面之間，會影響微帶線的特性阻抗和信號傳播延遲。

CM, ?存在于微帶線之間，是不希望的電容耦合。

LA和LV分別代表施擾和受擾微帶線的自感，會影響微帶線的特性阻抗和信號傳播延遲。

LM，代表兩跟微帶線之間的互感 LM ，會導致兩個電路之間的電感耦合。

在電小尺寸的微帶線中，電容耦合表現(xiàn)為與受擾線并聯(lián)的電流源，電感耦合表現(xiàn)為與受擾線串聯(lián)的電壓源。

具體關系，如下列式子所示：

其中，IC和VL分別是受擾微帶線中的電容感應電流和電感感應電壓，這是由于施擾微帶線中的源電壓 VS 和電流 IS 的變化而引起的。

實際情況中，電容和電感串擾機制同時存在。

電容耦合，在受擾微帶線上產(chǎn)生的電容感應電流會向兩端傳播，即分別向前傳播、朝向遠端ICF，和向后傳播、朝向近端ICN。

電感耦合，在受擾微帶線上產(chǎn)生的電感感應電壓，在受擾微帶線上產(chǎn)生電流(ILF,ILN)，其方向與IS相反。(參考文獻中，IILF,ILN的方向可能標注錯了，這里改了一下，上圖紅色標注)

因此，電容耦合和電感耦合信號在向后傳播時，電流疊加，耦合增強；在前向傳播時，電流趨于抵消。

向后流動的總耦合信號稱為“反向串擾”或“近端串擾”（NEXT），而向前流動（實際上抵消）的總耦合信號稱為“前向串擾”或“遠端串擾” ”（FEXT）。?

近端串擾和遠端串擾的特征顯著不同：近端串擾是一個恒定幅度的脈沖，其脈沖寬度為走線之間耦合區(qū)域傳播時間的兩倍，而遠端串擾的特點是窄脈沖，其寬度等于干擾信號的transition time，信號度隨著走線之間的耦合區(qū)域的增加而增加。

那怎樣減少電感和電容耦合呢？

答案就是，減小微帶線和參考平面的距離。

微帶線與參考平面之間距離減小，CG增加，電容耦合顯著減小。?

微帶線與參考平面之間距離減小，參考平面成為首選返回路徑，電感耦合也大大減少。

在數(shù)字電路中，由于數(shù)字驅(qū)動器的低阻抗特性，電感耦合比電容耦合更占主導地位，而電容耦合在高阻抗（通常是模擬）電路中更占主導地位。

共阻抗耦合

PCB?中的第三種也是非常重要的耦合機制是共阻抗耦合。

施擾微帶線的回流路徑和受擾微帶線的回流路徑公用一部分，從而產(chǎn)生共阻抗耦合。

當嘈雜的大電流（例如數(shù)字）電路與敏感（例如模擬）電路共享公共返回路徑時，結(jié)果就是，歇菜。

高頻信號的回流，大部分存在于微帶線下方的參考平面上，但是有一小部分，會擴散到兩側(cè)。

其在參考平面上的回流密度，可由下式表示：

如上圖所示，JGP(d)A和JGP(d)V分別是施擾微帶線和受擾微帶線的電流密度分布。兩者交疊的部分，即上圖中的灰色部分，即是"影響區(qū)域"，這部分決定了兩根微帶線之間的影響程度。

施擾微帶線回流的一部分，在受擾回流路徑中流動，因此施擾微帶線上的噪聲就被耦合到受擾微帶線中。

舉個例子(感覺原文中的數(shù)據(jù)有點錯誤，這邊按照我的理解改了一下)：

假設一個高速大電流的MCU和模擬電路公用一個參考平面。模擬電路中包含一個24 位 A/D 轉(zhuǎn)換器，假設其電源為1V，則其最低有效位相當于為1/2^24=59nV。

假設參考平面的阻抗為40uohm，則59nV對應電流為1.5mA。

假設，MCU需要10A的電流，則1.5mA，相等于10A的數(shù)字電流的 0.015%。

為了避免干擾，必須增加數(shù)字和模擬跡線之間的必要間隔 d，以便 99.985% 的數(shù)字回流包含在距信號跡線中心線的距離內(nèi)d。

假設高度h為10 mil ，這需要大于 200 mil（或 5 mm）的間距 d。這個寬度，在現(xiàn)代 PCB 設計中幾乎不可能實現(xiàn)。

此時，分割參考平面，是一種解決這種矛盾的方法。

參考文獻：grounds for grounding

編輯：黃飛

?