靜態(tài)時序分析包括建立時間分析和保持時間分析。建立時間設置不正確可以通過降低芯片工作頻率解決，保持時間設置不正確芯片無法正常工作。
2022-08-22 10:38:24
5380 建立時間(setup time)和保持時間(hold time)是時序分析中最重要的概念之一，深入理解建立時間和保持時間是進行時序分析的基礎。
2023-06-21 10:44:012768 
今天有個小伙伴遇到一個問題，就是在vivado里面綜合后看到的建立時間和保持時間裕量都是inf，我們來看看怎么解決這個問題。
2023-07-30 10:26:022193 
不論數(shù)字信號的上升沿是抖還是慢，在信號跳變時，總會有一段過渡時間處于邏輯判斷閾值的上限和下限之間，從而造成邏輯的不確定狀態(tài)，更糟糕的是，通常的數(shù)字信號都不止一路，可能是多路信號一起傳輸來代表一些邏輯
2023-11-29 16:36:162159 
我理解這個D觸發(fā)正常運轉要滿足四個約束，第一個是建立時間，第二個是保持時間，第三個是對于最后一個傳輸門的關斷時間的控制，第四個是[時鐘周期]() 約束。
2023-12-04 15:44:023182 
分析時鐘與地址信號一樣，如果DQ與DQS之間等長做的不好，DQS的時鐘邊沿就不會保持在DQ的中間位置，這樣建立時間或者保持時間的裕量就會變小。先簡單的來看一張圖 圖9 延時偏差對時
2018-09-19 16:21:47
如圖，建立時間和保持時間都是針對的時鐘沿，如圖所示，時鐘沿有一個上升的過程，圖中虛線與clk上升沿的交點是什么？幅值的50%？還是低電平(低于2.5V)往高電平(高于2.5V)跳轉的那個點？
2018-11-29 00:20:02
是一條路徑上的相連的兩個寄存器，數(shù)據(jù)輸入到 T1 經(jīng)過1 個 clk 之后，傳輸到 T2;Tco 為經(jīng)過寄存器 T1 的傳輸延時；Tdelay 為經(jīng)過組合邏輯的傳輸延時；Tsetup 為 T2 的建立時間
2015-03-10 23:19:03
作者: TI專家 Bruce Trump翻譯: TI信號鏈工程師 Michael Huang (黃翔) 建立時間是運放階躍響應進入和停留在最終值的特定誤差范圍內的所需時間。它在一些應用中十分重要
2018-09-20 16:32:36
Hi,All AD7195數(shù)據(jù)手冊中講，當選擇Sinc(4)濾波（禁用斬波，禁用零延時），在通道切換或單個通道上進行轉換且輸入發(fā)生階躍變化時，ADC建立時間為4/fadc。 我的問題時，如果使用了
2018-11-06 09:08:07
ADC時延和建立時間的區(qū)別是什么？以及ADC時延和建立時間將會如何影響您的應用電路？
2021-04-12 07:19:18
在數(shù)據(jù)手冊中，DAC81408的建立時間為12uS
而爬升速率0~5V為1V/uS，如果控制輸出從0V跳變至5V，以此時間計算，時間為5uS，小于12uS的建立時間典型值
如上圖所示為數(shù)據(jù)手冊
2024-12-09 08:33:21
有沒有人遇到在DC綜合后分析建立時間時序，關鍵路徑時序違例是因為起始點是在時鐘的下降沿開始驅動的，但是設計中都是時鐘上升沿觸發(fā)的。在線等待各位大牛解惑！很急 求大神幫忙！
2015-01-04 15:17:16
8.11 建立時間違規(guī)的情況我們再來看看保持時間違規(guī)的情況，如圖8.12所示，這次是數(shù)據(jù)傳輸得太快了，原本應該下一個時鐘周期到達clk_r3的數(shù)據(jù)竟然在clk_r3的前一個時鐘周期的保持時間還未過去
2015-07-17 12:02:10
幾天前量測了下intel 南橋發(fā)出到一個電源控制器的I2C信號，發(fā)現(xiàn)數(shù)據(jù)建立時間（hold time）只有150ns左右，I2C協(xié)議里面所說至少300ns，這個問題該怎么解決啊 求大神指導建立時間有
2013-12-08 00:38:24
我的PGA281增益由1變128時，建立時間Settling time過長有800uS左右（增益切換后延時1ms也沒用），可數(shù)據(jù)手冊明明是40us
2024-08-22 06:14:39
PLL jitter 對建立時間和保持時間有什么樣的影響？哪位大神給解答下
2015-10-30 11:16:30
簡單的來分析一下數(shù)據(jù)的建立時間和保持時間應該滿足怎樣的關系才能保證被時鐘lcd_clk穩(wěn)定的鎖存到ADV7123芯片中。首先，我們需要來看看這個實例的時鐘launch edge和latch edge
2019-04-10 06:33:34
在為ad7610選擇一個單電源的驅動放大器，手冊中推薦的ad8021是雙電源，建立時間參數(shù)為：Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2023-11-17 06:22:37
請問，建立時間裕量為負值該怎么處理。
2013-12-02 10:38:55
現(xiàn)什么情況？
2. 對于連續(xù)模式和單次模式，建立時間是否可保持一樣？
3. 有沒有在轉換時間為 500 毫秒的情況下實現(xiàn)每秒 500 次采樣的可能性？
2025-02-17 07:15:00
？2. 對于連續(xù)模式和單次模式，建立時間是否可保持一樣？ 3. 有沒有在轉換時間為 500 毫秒的情況下實現(xiàn)每秒 500 次采樣的可能性？
2019-05-30 14:50:14
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時間和保持時間？
2021-09-28 08:51:33
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時間和保持時間？什么是亞穩(wěn)態(tài)？為什么兩級觸發(fā)器可以防止亞穩(wěn)態(tài)傳播？
2021-08-09 06:14:00
什么叫建立時間,保持時間,和恢復時間
2017-04-08 16:52:35
setip 建立時間 holdup 保持時間 建立時間是指， 時鐘邊緣前，數(shù)據(jù)信號保持不變的的時間，保持時間 是指時鐘跳變邊緣數(shù)據(jù)信號數(shù)據(jù)信號保持不變的時間。
2019-08-02 11:54:27
。這種方法把準確性和精確度建立在波形生成器和采樣保持電路的相對速度上。 受測器件的步進輸入 本文中，建立時間是指使用某個理想步進輸入，到受測器件（DUT）進入并維持在某個規(guī)定誤差范圍（終值對稱）內
2012-07-30 17:36:20
關于數(shù)字IC的建立時間以及保持時間你想知道的都在這
2021-09-18 07:24:40
多路復用器輸入端的建立瞬變（由多路復用器輸出端的大尺度開關瞬變引起）導致需要較長采集時間，使得多通道數(shù)據(jù)采集系統(tǒng)的整體吞吐量顯著降低。然后，文中將著重闡述使輸入建立時間最小化以及提高數(shù)據(jù)吞吐量和系統(tǒng)
2018-10-29 17:06:48
密度。本文將說明多路復用器輸入端的建立瞬變(由多路復用器輸出端的大尺度開關瞬變引起)導致需要較長采集時間，使得多通道數(shù)據(jù)采集系統(tǒng)的整體吞吐量顯著降低。然后，本文將著重闡述使輸入建立時間最小化以及提高數(shù)據(jù)吞吐量和系統(tǒng)效率所需的設計權衡。
2020-12-28 07:30:52
建立時間測量的采樣保持方法測試裝置存在哪些局限性？
2021-04-09 06:08:05
建立時間（Setup Time）是指觸發(fā)器的時鐘信號上升沿到來之前，數(shù)據(jù)保持穩(wěn)定不變的時間?！ ≥斎胄盘枒撎崆皶r鐘上升沿（如上升沿有效）Tsu時間到達芯片，這個 Tsu就是建立時間。如果不滿足建立時間
2021-07-26 07:36:01
請問，對于觸發(fā)器的時鐘信號，建立時間和保持時間有要求嗎？剛看到一個門控時鐘產(chǎn)生毛刺的反例，（如下圖）想到了這個問題。若此時鐘信號毛刺極小，有沒有可能被觸發(fā)器忽略呢？為什么呢？如果有可能小到什么程度會被忽略呢？
2012-01-27 18:44:58
作者：Kevin Duke德州儀器今天，我們將介紹兩種相關的動態(tài)參數(shù) — 壓擺率與建立時間。如欲了解更多有關靜態(tài)和動態(tài)參數(shù)的不同之處，敬請參閱本文。什么是壓擺率？TI退休員工模擬專家 Bruce
2018-09-13 09:56:17
示波器測量的是INA333的輸出波形
信號的輸入是應變片全橋電路，應變片和INA333采用PWM的波形間歇性上電。輸入信號建立時間ina333電源的波形建立時間是300us左右，但是輸出信號的建立時間在1ms的時候還沒有穩(wěn)定。規(guī)格書里的輸出信號建立時間小于400us。是電路哪里有問題嗎？
2024-08-13 07:45:40
建立時間是什么意思？精確測量ADC驅動電路建立時間
2021-04-14 06:29:09
AD8021的建立時間具體是多少，在Datasheet上The AD8021 is a well-behaved amplifier that settles to 0.01% in 23 ns
2018-07-30 06:55:57
您好：我在ADE7880的文檔中多處看到建立時間，那我在配置或者在編程中如何去考慮這個建立時間？
2018-11-05 09:00:08
一般運算放大器的datasheet都會給出0.01%建立時間（有的給出0.1%建立時間），比如ADA4897，給出2V階躍測試時0.01%建立時間為90 ns。
因此對于單運放電路來說，建立時間
2023-11-27 06:54:56
一般運算放大器的datasheet都會給出0.01%建立時間（有的給出0.1%建立時間），比如ADA4897，給出2V階躍測試時0.01%建立時間為90 ns。因此對于單運放電路來說，建立時間可以
2018-11-13 15:08:15
在為ad7610選擇一個單電源的驅動放大器，手冊中推薦的ad8021是雙電源，建立時間參數(shù)為：Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2018-08-01 09:25:24
16444_[。只有降低SPI頻率到20MHz才ok。（2）問題分析：通過示波器測量，發(fā)現(xiàn)DM9051的cs建立時間和保持時間很緊張，其它信號質量和時序ok，需要增加cs的建立時間和保持時間來試試。（3
2023-02-15 06:55:16
）問題分析：
通過示波器測量，發(fā)現(xiàn)DM9051的cs建立時間和保持時間很緊張，其它信號質量和時序ok，需要增加cs的建立時間和保持時間來試試。
（3）問題解決：
根據(jù)
2024-06-18 07:31:22
我們對dac7811進行了仿真，目的想確認dac7811的電壓建立時間是否滿足0.2us，仿真結果有些疑問。
(1)、下圖是仿真模型
（2）下圖是仿真結果，
序號1是輸入模擬電壓給的時間點
2024-11-14 06:22:34
T2max,最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應滿足什么條件
2019-09-09 17:19:55
計算開關電容ADC的建立時間:很多C8051F器件具有片內模/數(shù)轉換器ADC這些ADC使用一個采樣電容該電容被充電到輸入信號電壓由SAR邏輯進行數(shù)據(jù)轉換由于存在ADC采樣電容輸入阻抗和外部輸
2008-10-30 18:25:08
24 該文簡要討論了環(huán)路性能(建立時間，相位噪聲和雜散信號)和環(huán)路參數(shù)(帶寬，相位裕度等)的相互關系。提出并分析了一種自適應的具有快速建立時間的鎖相環(huán)結構及其關鍵模塊(鑒相
2010-04-23 08:33:5320 常估算運算放大器建立時間的方法受示波器分辨率或電路寄生的制約，而且這些方法都未考慮模數(shù)轉換器（ADC）的采樣電路、封裝寄生電容和電感等因素。對此給出了一個精
2010-12-20 17:51:3739 基本概念：線與邏輯、鎖存器、緩沖器、建立時間、緩沖時間
基本概念：線與邏輯、鎖存器、緩沖器、建立時間、緩沖時間
標簽/分類：
2007-08-21 15:17:271607 時延和建立時間setup在ADC電路中的區(qū)別:對于大多數(shù) ADC 用戶來說，“時延”和“建立時間”這兩個術語有時可以互換。但對于 ADC 設計人員而言，他們非常清楚
2007-11-22 23:33:071940 本文將介紹一種新方法，其經(jīng)過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時間測量方法。這種方法把準確性和精確度建立在波形生成器和采樣保持電路的相
2012-07-27 10:25:161810 
如何計算多路復用器的建立時間和采樣速率
2013-08-21 17:33:120 建立時間和保持時間貫穿了整個時序分析過程。只要涉及到同步時序電路，那么必然有上升沿、下降沿采樣，那么無法避免setup-time 和 hold-time這兩個概念。 1. 什么是setup-time
2017-02-08 14:48:117008 今天，我們將介紹兩種相關的動態(tài)參數(shù) — 壓擺率與建立時間。如欲了解更多有關靜態(tài)和動態(tài)參數(shù)的不同之處，敬請參閱本文。
2018-07-10 16:14:006586 
建立時間；保持時間；建立時間裕量；保持時間裕量
2018-12-01 08:20:574312 
建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability 的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。
2020-10-27 16:26:0011 本篇仿真介紹放大器的建立時間，也稱為上升時間。它是高速放大電路、或在SARADC驅動電路設計時，需要謹慎評估的參數(shù)。
2021-02-15 16:37:007260 
AN-1024: 如何計算多路復用器的建立時間和采樣速率
2021-03-21 09:43:428 MT-046：運算放大器建立時間
2021-03-21 11:48:1011 AN-256：準確測試運算放大器建立時間
2021-04-17 19:28:041 AN74組件和測量改進確保16位DAC建立時間
2021-04-20 08:04:188 AN10-運算放大器建立時間的測量方法
2021-04-27 15:21:402 AN-359：運算放大器的建立時間
2021-04-29 15:28:464 寬帶放大器的128-2納秒、1%分辨率的建立時間測量
2021-05-25 17:05:586 AN79-30納秒精密寬帶放大器建立時間測量
2021-05-27 09:22:107 時間裕量包括建立時間裕量和保持時間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時間或保持時間所多出的時間，那么“裕量”越多，意味著時序約束越寬松。
2022-08-04 17:45:041079 時間裕量包括建立時間裕量和保持時間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。
2023-02-06 11:06:03793 本篇通過仿真介紹放大器的建立時間，也稱為上升時間。它是高速放大電路、或在SAR ADC驅動電路設計時，需要謹慎評估的參數(shù)。
2023-02-22 11:29:311919 
運算放大器建立時間是保證數(shù)據(jù)采集系統(tǒng)性能的關鍵參數(shù)。為了實現(xiàn)精確的數(shù)據(jù)采集，運算放大器輸出必須在A/D轉換器能夠準確數(shù)字化數(shù)據(jù)之前建立。然而，建立時間通常不是一個容易測量的參數(shù)。
2023-06-17 10:37:541635 
??本文主要介紹了建立時間和保持時間。
2023-06-21 14:38:264826 
在時序電路設計中，建立時間/保持時間可以說是出現(xiàn)頻率最高的幾個詞之一了，人們對其定義已經(jīng)耳熟能詳，對涉及其的計算（比如檢查時序是否正確，計算最大頻率等）網(wǎng)上也有很多。
2023-06-27 15:43:5518883 
建立時間和保持時間是SOC設計中的兩個重要概念。它們都與時序分析有關，是確保芯片正常工作的關鍵因素。
2023-08-23 09:44:551828 電子發(fā)燒友網(wǎng)站提供《多路復用器的建立時間和采樣速率的計算.pdf》資料免費下載
2023-11-24 11:03:170 文件提到兩種setup/hold測量方式：10% push-up和pass/fail，按照TSMC說法，前者會更樂觀一些，因此如果是采用前者（10% push-up）的測量方式得到建立時間和保持時間，需要十份小心時序裕量是否足夠，最好人為添加margin。
2023-12-05 11:19:383630 
采用CMOS技術設計的數(shù)字電路通常將電源擺幅的中間值作為切換點。因此，時間參考點定在信號邊沿的中點。圖1波形標明了器件在典型條件下的建立和保持時間。注意此時定義的這兩個參數(shù)均為正值，但在建立或保持時間出現(xiàn)負值時將會令人迷惑不解。
2024-02-15 16:57:002100 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論