電源完整性和信號(hào)完整性，在電路板設(shè)計(jì)中的重要程度不言而喻，本文簡(jiǎn)單介紹了電源完整性的仿真，在得到電源的阻抗曲線后，如何設(shè)置去耦電容，降低其在整個(gè)工作頻段中的阻抗，從而達(dá)到降低EMI的目的。
2017-02-09 10:52:12
1861 
在之前的文章 完美接地 VS.不完美接地 中，我們強(qiáng)調(diào)了保持低阻抗接地層對(duì)提供數(shù)字和模擬回路電流路徑的重要性。今天我們將討論同等重要并相關(guān)的主題：如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗。
2017-08-30 16:21:398404 
電子電路中常用的電源就是以上兩種，這兩種各有優(yōu)缺點(diǎn)，使用場(chǎng)合也有差別，并且每種都可繼續(xù)細(xì)分為多種子類，這已經(jīng)超出了本篇電源去耦的范疇。從上面簡(jiǎn)單的介紹中我們可以看出這兩種實(shí)際的電源都是有局限性的。
2018-05-29 08:34:4514268 
電源完整性如何通過仿真確定去耦電容的數(shù)量和容量 【1】如下所示，這是電容的特性，在圖中您可以發(fā)現(xiàn)，不同容量和不同系列的電容的反諧振峰頻率不同，且阻抗的大小不同。比如C0G 0.1uf的電容反諧振峰
2020-10-18 09:48:075519 
頻率范圍均向低的方向轉(zhuǎn)變，也就是說阻抗越來越低。 這一點(diǎn)可通過思考并聯(lián)連接容值相同的電容時(shí)，到諧振點(diǎn)的容性特性、取決于ESR（等效串聯(lián)電阻）的諧振點(diǎn)阻抗、諧振點(diǎn)以后的ESL（等效串聯(lián)電感）影響的感性特性來理解。 并聯(lián)的電容
2023-08-07 09:43:142055 
“自偏”，但是對(duì)（交流）信號(hào)而言，這同時(shí)又是一個(gè)負(fù)反饋，為了消除這個(gè)影響，就在這個(gè)電阻上并聯(lián)一個(gè)足夠大的點(diǎn)容，這就叫旁路電容。后來也有的資料把它引申使用于類似情況?！ ?b class="flag-6" style="color: red">去耦電容在集成電路電源和地之間
2012-03-08 23:42:09
下一級(jí)電路來說，它又是旁路電容。我們經(jīng)?？梢钥吹?，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。(520101)
2021-05-25 06:14:19
電源去耦的原因是什么實(shí)際電路常用的電源器件實(shí)際電源與理想電源的差距是什么
2021-03-17 07:22:40
請(qǐng)問為什么電源信號(hào)需要使用低阻抗布線或是電源plane?。?b class="flag-6" style="color: red">低阻抗布線的意思是不是就要把電源線畫寬畫短啊，因?yàn)殡娮韬蛯?dǎo)體的長短成正比和寬度成反比，我也不知道我的這個(gè)理解對(duì)不對(duì)。在這里低阻抗是不是就可以理解為低電阻呢？還望各位大俠不吝指教！
2015-06-22 13:21:42
為什么要重視電源噪聲問題?電源噪聲是如何產(chǎn)生的?電源系統(tǒng)去耦如何設(shè)計(jì)？
2021-03-11 07:01:30
非常重要。為了防止降壓轉(zhuǎn)換器中的直通電流，降壓控制器集成電路（IC）在一個(gè)MOSFET關(guān)斷和互補(bǔ)MOSFET導(dǎo)通之間提供死區(qū)時(shí)間。在此死區(qū)時(shí)間內(nèi)，當(dāng)MOSFET均未導(dǎo)通且電感電流為正時(shí)，電感電流將通過
2018-09-26 10:43:37
什么是電源退耦？電源退耦是如何去完成的？
2021-07-19 06:28:32
`在無線電設(shè)備中，集成電路的應(yīng)用愈來愈廣泛，對(duì)集成電路應(yīng)用電路的識(shí)圖是電路分析中的一個(gè)重點(diǎn)，也是難點(diǎn)之一。1集成電路應(yīng)用電路圖功能集成電路應(yīng)用電路圖具有下列一些功能：①它表達(dá)了集成電路各引腳外電路
2018-06-08 14:27:35
、LST-TL、STTL等類型。單極型集成電路的制作工藝簡(jiǎn)單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。隨著IC集成電路的發(fā)展，電源IC 持續(xù)向更小的外型尺寸，使得
2018-10-18 14:54:28
的應(yīng)用電路中各引腳外電路特征進(jìn)行分析。對(duì)第三種方法要求有比較好的電路分析基礎(chǔ)。 （3）電路分析步驟 集成電路應(yīng)用電路分析步驟如下： ?、僦绷?b class="flag-6" style="color: red">電路分析。這一步主要是進(jìn)行電源和接地引腳外電路的分析。注意
2018-08-28 15:36:27
之一?！ ?．集成電路應(yīng)用電路圖功能 集成電路應(yīng)用電路圖具有下列一些功能： ?、偎磉_(dá)了集成電路各引腳外電路結(jié)構(gòu)、元器件參數(shù)等，從而表示了某一集成電路的完整工作情況。 ②有些集成電路應(yīng)用電路中
2013-09-05 11:08:28
；三是根據(jù)集成電路的應(yīng)用電路中各引腳外電路特征進(jìn)行分析。對(duì)第三種方法要求有比較好的電路分析基礎(chǔ)。 （3）電路分析步驟 集成電路應(yīng)用電路分析步驟如下： ①直流電路分析。這一步主要是進(jìn)行電源和接地
2018-07-13 09:27:07
1.耦合機(jī)理及去耦需求集成電路芯片都有電源引腳，有的甚至有多個(gè)電源電壓和模擬數(shù)字混合電源。無論電源引腳數(shù)量如何，每路電源都有其允許范圍，包括推薦工作范圍和最大絕對(duì)值。為防止芯片損壞、保持正常工作
2021-11-17 07:42:53
問：輸入和輸出，或者為什么需要電容？答：為了保證高頻輸入和輸出。(這不是說電容能跳Hokey Cokey。) 每個(gè)集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其
2018-10-11 09:13:48
的電容必須具有較低的引線和PC走線電感，因此，各電源電容必須非常靠近它去耦的IC的兩個(gè)引腳。選擇內(nèi)部電感較低的電容也很重要，通常使用陶瓷電容。許多IC中的電路會(huì)在電源端產(chǎn)生高頻噪聲，這種噪聲也必須通過跨接
2019-05-15 04:24:21
受限）?我們經(jīng)常可以在電源和地之間看見去耦電容，它有三個(gè)方面的作用：1.集成電路的蓄能電容；2.濾除該器件產(chǎn)生的高頻噪聲，切斷其通過供電回路進(jìn)行傳播的通路；3.防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾?在
2019-08-26 09:41:50
，去耦電容放置在板上。從圖中可見，例子a藍(lán)線，在集成電路芯片的位置處觀測(cè)到的電源供電系統(tǒng)的輸入阻抗在低頻時(shí)呈現(xiàn)出容性。隨著頻率的增加，第一個(gè)自然諧振峰出現(xiàn)在800MHz的頻率處。此頻率的波長正對(duì)應(yīng)了電源
2020-07-06 17:47:04
電源地平板的尺寸。 例子b的綠線，輸入阻抗在低頻時(shí)呈現(xiàn)出感性。這正好對(duì)應(yīng)了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。這個(gè)環(huán)路電感和平板電容一起引入了在200MHz的諧振峰?！ ±觕的紅線，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(
2018-09-11 16:19:06
電容在集成電路電源和地之間的有兩個(gè)作用:一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是 0.1μF。這個(gè)電容的分布電感的典型值是 5μH。0.1μF 的去耦
2011-02-24 14:30:32
top227y單片開關(guān)電源集成電路在proteus中用什么替代
2013-04-19 10:34:47
噪聲，去耦電容通過低阻抗路徑將噪聲旁路至地，為芯片提供干凈的直流電壓。示例：數(shù)字電路中快速開關(guān)信號(hào)產(chǎn)生的高頻噪聲可通過去耦電容有效抑制。
3.儲(chǔ)能與緩沖
____將去耦電容就近放置在IC周圍就能為其
2025-11-06 17:01:19
如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合信號(hào)器
2018-10-31 22:37:48
在無線電設(shè)備中，集成電路的應(yīng)用愈來愈廣泛，對(duì)集成電路應(yīng)用電路的識(shí)圖是電路分析中的一個(gè)重點(diǎn)，也是難點(diǎn)之一。1集成電路應(yīng)用電路圖功能集成電路應(yīng)用電路圖具有下列一些功能：①它表達(dá)了集成電路各引腳外電路結(jié)構(gòu)
2018-06-21 20:27:26
的起點(diǎn)及返回點(diǎn)，必須確定結(jié)果產(chǎn)生的電壓降的作用。而這又要求對(duì)去耦及接地電路的原理有一定的了解。然而在設(shè)計(jì)采用了集成電路時(shí)，這樣的信息往往無從獲取與難以理解。我們的IC放大器是非常常用的線性IC之一，但
2018-10-24 16:02:14
如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？ 諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合信號(hào)器
2022-05-11 10:26:35
如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合信號(hào)器
2019-08-23 10:48:34
為什么IC需要自己的去耦電容？ 為了保證高頻輸入和輸出.每個(gè)集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其本身的性能，以及防止它傳輸噪聲而影響其它電路的性能
2013-11-26 14:11:36
方式將高頻噪聲傳輸?shù)较到y(tǒng)的其它部分。因此，每個(gè)IC的每個(gè)電源引腳都應(yīng)通過電感非常低的電容連接到IC的地引腳，地引腳可能有多個(gè)，必須利用較寬的低電感PC走線將所有地引腳接合在一起，使之成為單個(gè)低阻抗等電位星型接地點(diǎn)，這一點(diǎn)非常重要。
2013-11-27 19:07:29
什么是射頻集成電路的電源管理？ 隨著射頻集成電路(RFIC)中集成的元件不斷增多，噪聲耦合源也日益增多，使電源管理變得越來越重要。本文將描述電源噪聲可能對(duì)RFIC 性能造成的影響。雖然本文的例子
2019-07-30 07:00:05
`隨著信號(hào)的沿變化速度越來越快，今天的高速數(shù)字電路板設(shè)計(jì)者所遇到的問題在幾年前看來是不可想象的。為了保證高速器件的正確動(dòng)作，設(shè)計(jì)者應(yīng)該消除這種電壓的波動(dòng)，保持低阻抗的電源分配路徑?！ 榇?，你需要
2018-09-20 19:46:43
耦合指信號(hào)由第一級(jí)向第二級(jí)傳遞的過程，一般不加注明時(shí)往往是指交流耦合。退耦是指對(duì)電源采取進(jìn)一步的濾波措施，去除兩級(jí)間信號(hào)通過電源互相干擾的影響。耦合常數(shù)是指耦合電容值與第二級(jí)輸入阻抗值乘積對(duì)應(yīng)
2020-12-02 09:34:28
采用TDA4605集成電路的開關(guān)電源電路
2019-09-27 07:40:16
如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？ 諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合
2023-04-21 17:27:59
IC還可以具有多個(gè)電源電壓，例如內(nèi)核電壓、存儲(chǔ)器電壓和I/O電壓。如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的低阻抗？
2019-01-26 16:03:39
如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合信號(hào)器
2019-06-17 15:52:31
單電源供電運(yùn)算放大器的偏置方法偏置電路的去耦問題單電源運(yùn)算放大器的偏置與去耦電路設(shè)計(jì)
2021-04-22 06:52:40
兩種類型?！ ∈紫?，可以通過字符識(shí)別。單電源供電采用單一的正直流電壓作為工作電壓，集成電路具有一個(gè)電源引腳，電路圖中往往在引腳旁標(biāo)注“VCC”字符。雙電源供電一般采用對(duì)稱的正、負(fù)直流電壓作為工作電壓
2021-03-16 10:46:38
在低頻段起主導(dǎo)作用，但在自激振蕩頻率(SRF)： 之后，電容的阻抗將呈現(xiàn)出電感性。由此可見，電容器只是在頻率接近或低于其SRF時(shí)才具有去耦作用，在這些頻點(diǎn)電容表現(xiàn)為低阻?！ 〗o出了不同容值下
2018-11-20 10:50:19
低頻段起主導(dǎo)作用，但在自激振蕩頻率(SRF)： 之后，電容的阻抗將呈現(xiàn)出電感性。由此可見，電容器只是在頻率接近或低于其SRF時(shí)才具有去耦作用，在這些頻點(diǎn)電容表現(xiàn)為低阻?！ 〗o出了不同容值下的典型S11
2018-10-17 16:51:17
時(shí)，還有必要采取適當(dāng)?shù)?b class="flag-6" style="color: red">電源去耦，而去耦電容存在一定的寄生電感。事實(shí)上，電容等效為一個(gè)串聯(lián)的RLC電路，電容在低頻段起主導(dǎo)作用，但在自激振蕩頻率(SRF)：之后，電容的阻抗將呈現(xiàn)出電感性。由此可見，電容器
2017-08-20 11:14:15
隨著射頻集成電路(RFIC)中集成的元件不斷增多，噪聲耦合源也日益增多，使電源管理變得越來越重要。本文將描述電源噪聲可能對(duì)RFIC 性能造成的影響。雖然本文的例子是集成鎖相環(huán)(PLL)和電壓控制
2019-10-17 09:06:34
。對(duì)引起無聲故障的音頻功放集成電路，測(cè)量其電源電壓正常時(shí)，可用信號(hào)干擾法來檢查。測(cè)量時(shí)，萬用表應(yīng)置于R×1檔，將紅表筆接地，用黑表筆點(diǎn)觸音頻輸入端，正常時(shí)揚(yáng)聲器中應(yīng)有較強(qiáng)的“喀喀”聲?！ ?
2020-07-13 15:45:13
在集成電路的芯片上制造；在高速數(shù)據(jù)傳輸和低供電電壓的世界里，去耦電容在保持電路正常運(yùn)行方面發(fā)揮著越來越重要的作用。
在業(yè)余愛好者中，對(duì)去耦電容的理解仍然是一知半解。有些人完全跳過了去耦電容，但設(shè)備仍然
2025-02-17 11:21:41
產(chǎn)生AC旁路消除無意的能量進(jìn)入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。我們經(jīng)?？梢钥吹?，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻
2012-02-10 17:10:05
Walt Kester了解基于電源抑制參數(shù)的去耦需求在上一篇文章中，我們強(qiáng)調(diào)了保持低阻抗接地層對(duì)提供數(shù)字和模擬回路電流路徑的重要性。本文將討論同等重要并相關(guān)的主題：通過電源去耦來保持電源進(jìn)入集成電路
2018-10-19 10:49:11
Walt Kester在上篇文章中，我們介紹了去耦的基礎(chǔ)知識(shí)及其在實(shí)現(xiàn)集成電路(IC)期望性能方面的重要性。在本篇文章中，我們將詳細(xì)探討用于去耦的基本電路元件——電容。實(shí)際電容及其寄生效應(yīng)圖1所示為
2018-10-19 10:58:00
本文將討論如何通過電源去耦來保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗。諸如放大器和轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件，其中一個(gè)引腳通常連接到地。諸如ADC和DAC等
2019-02-23 06:00:00
位抬高和噪聲。通過這種方式，旁路電容能夠?qū)⒅绷?b class="flag-6" style="color: red">電源中的交流分量通過電容耦合到電源地中，起到了凈化直流電源的作用。
去耦電容：濾波與穩(wěn)定去耦電容則是用來濾除輸出信號(hào)的干擾。它相當(dāng)于電路中的“電池”，通過
2024-08-12 16:00:43
電容可以有效的濾除這些噪聲4總結(jié)電源去耦的最終目標(biāo)是為了負(fù)載能夠正常工作，使電源特性更加接近理想電源——能快速響應(yīng)負(fù)載的電流需求、電壓穩(wěn)定、干凈無噪聲。使電路各部分之間通過電源產(chǎn)生的耦合干擾降至最小。
2019-02-28 06:30:00
移出不想要的共模RF能量。這主要是通過產(chǎn)生AC旁路消除無意的能量進(jìn)入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。 我們經(jīng)常可以看到，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路
2013-03-08 16:33:18
可以看到，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容;二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過供電回路進(jìn)行傳播的通路;三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。在電子電路中
2018-02-05 15:13:14
基帶濾波功能（帶寬受限）。 我們經(jīng)常可以看到，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過供電回路進(jìn)行傳播的通路；三是防止
2019-01-02 15:31:11
基礎(chǔ)。成電路各引腳作用有三種方法：一是查閱有關(guān)資料；二是根據(jù)集成電路的 （3）電路分析步驟 集成電路應(yīng)用電路分析步驟如下： ?、僦绷?b class="flag-6" style="color: red">電路分析。這一步主要是進(jìn)行電源和接地引腳外電路的分析。注意：電源引腳有
2015-08-20 15:59:42
每個(gè)集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其本身的性能，以及防止它傳輸噪聲而影響其它電路的性能。電力線就像天線一樣，可能會(huì)拾取其它地方的高頻(HF)噪聲，然后通過電場(chǎng)、磁場(chǎng)、電磁場(chǎng)和直接傳導(dǎo)等方式耦合到系統(tǒng)中。電源端的高頻...
2021-12-31 06:09:45
電容在集成電路電源和地之間的有兩個(gè)作用： 一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。 數(shù)字電路中典型的去耦電容值是0.1μF。這個(gè)電容的分布電感的典型值是5μH。 0.1μF的去耦
2017-05-04 10:48:07
高頻干擾，以上所講述的邏輯狀態(tài)也不能被邏輯元件正確識(shí)別?！ ∫腭詈想娙荩秒娙莸某潆姾头烹娺@一基本特性，其目的是提供充足的動(dòng)態(tài)電壓和電流。通過在電路走線和電源層上確保一個(gè)低阻抗電壓源來實(shí)現(xiàn)去耦
2018-11-23 15:59:57
STMICROELECTRONICS電源管理集成電路
2010-10-05 23:39:15
12 工程師們?cè)谠O(shè)計(jì)PCB電源分配系統(tǒng)的時(shí)候，首先把整個(gè)設(shè)計(jì)分成四個(gè)部分：電源(電池、轉(zhuǎn)換器或者整流器)、PCB、電路板去耦電容和芯片去耦電容。本文將
2007-10-16 12:49:34910 AD8295電源去耦電路及REF與輸出對(duì)地連接電路圖
2009-08-09 22:12:022427 
集成電路測(cè)試儀電源電路的仿真設(shè)計(jì)研究與應(yīng)用
0 引 言
集成電路測(cè)試儀可用來測(cè)量集成電路的好壞，在電子實(shí)驗(yàn)室中應(yīng)用廣泛。在實(shí)際使
2009-11-23 08:55:27994 每個(gè)集成運(yùn)放的電源引線，一般都應(yīng)采用去耦旁路措施，即從電源引線端到地跨接一個(gè)高性能的電容,為此電子發(fā)燒友為您提供了運(yùn)放電源去耦旁路圖！
2011-06-27 09:58:424515 
數(shù)字IC電源靜噪和去耦應(yīng)用手冊(cè)，各類電容器和EMI 靜噪濾波器用于電源與數(shù)字IC 的連接。通過形成去耦電路充當(dāng)濾波器，在連接IC 電源端子和配電網(wǎng)（PDN）的連接處，功率完整性（PI）
2011-11-21 16:00:20128 詳細(xì)介紹電路設(shè)計(jì)時(shí)，電源的噪聲，來源與影響；電容的去耦特性；目標(biāo)阻抗的計(jì)算等知識(shí)點(diǎn)。
2016-10-12 16:05:1053 數(shù)字IC電源靜噪與去耦應(yīng)用手冊(cè)
2017-01-14 12:39:3310 通信電源全面集成電路手冊(cè)
2017-09-11 09:27:4523 利用去耦電容濾除電路板上電源的高頻噪聲是工程中常用的方法。好的高頻去耦電容電路可去除高達(dá)1GHz的高頻成分。設(shè)計(jì)印制電路板的時(shí)，每個(gè)集成電路的電源和地之間都要加一個(gè)去耦電容。通常，瓷介電容和多層瓷介電容的高頻特性較好。
2017-11-12 11:24:4713107 
每個(gè)集成電路（IC）都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其本身的性能，以及防止它傳輸噪聲而影響其它電路的性能。
2017-11-13 11:42:073714 
由于去耦電容器在高頻時(shí)的阻抗將會(huì)減小到其自諧振頻率，因而可以有效地除去信號(hào)線中的高頻噪聲，同時(shí)相對(duì)于低頻來說，對(duì)能量沒有影響，所以可在每一個(gè)集成電路的電源地腳之間加一個(gè)大小合適的去耦電容器。
2019-10-17 10:15:0920966 
如果要進(jìn)行前瞻性規(guī)劃，我們必須得考慮電流的起點(diǎn)及返回點(diǎn)，必須確定結(jié)果產(chǎn)生的電壓降的作用。而這又要求對(duì)去耦及接地電路的原理有一定的了解。然而在設(shè)計(jì)采用了集成電路時(shí)，這樣的信息往往無從獲取與難以理解。
2020-06-05 16:31:253385 
淺談電源去耦系列第一篇，希望從定性的角度談?wù)勛约簩?duì)電源去耦的理解。也是Andrew的第一篇博文，希望大家支持，不足之處也請(qǐng)各位多多指正淺談電源去耦——電源去耦的原因
2020-09-14 08:00:001 設(shè)計(jì)可用于多項(xiàng)應(yīng)用。默認(rèn)值、排序和其他參數(shù)均可通過編程設(shè)定。這縮短了制造商的產(chǎn)品上市時(shí)間，降低了物料成本。 02 多個(gè)輸出軌：如今的電源管理集成電路(PMIC)能夠提供低、中和高壓電源。一個(gè) PMIC 中有多個(gè)獨(dú)立的電壓軌以及多個(gè)降壓、升壓、降壓-升壓
2021-04-12 11:27:592162 電源去耦的最終目標(biāo)是為了負(fù)載能夠正常工作，使電源特性更加接近理想電源——能快速響應(yīng)負(fù)載的電流需求、電壓穩(wěn)定、干凈無噪聲。使電路各部分之間通過電源產(chǎn)生的耦合干擾降至最小。
2021-07-05 17:12:434709 
要求對(duì)輸入共模電平進(jìn)行偏置以處理正負(fù)擺動(dòng)的交流信號(hào)。當(dāng)采用電阻分壓供電電源的方法來提供偏置時(shí)，必須進(jìn)行足夠的去耦處理，以維持電源抑制（PSR）不變。 常見但錯(cuò)誤的方法 一種常見的，但是錯(cuò)誤的做法是通過一個(gè)帶有0.1
2021-10-20 10:49:003550 
1.耦合機(jī)理及去耦需求集成電路芯片都有電源引腳，有的甚至有多個(gè)電源電壓和模擬數(shù)字混合電源。無論電源引腳數(shù)量如何，每路電源都有其允許范圍，包括推薦工作范圍和最大絕對(duì)值。為防止芯片損壞、保持正常工作
2021-11-10 10:20:5912 去耦電容在集成電路電源和地之間的有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲，數(shù)字電路中典型的去耦電容值是0.1μF。這個(gè)電容的分布電感的典型值是5μH。
2022-01-06 14:23:441996 原文地址：https://mp.weixin.qq.com/s/0dAyTpAcQWXlYULqCeKgFA每個(gè)集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其
2022-01-11 10:25:121 2019.7.6 電源去耦設(shè)計(jì)原因：在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)變?yōu)榱硪环N狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去
2022-01-11 11:41:358 如何選擇數(shù)字電源集成電路 (IC)
2022-11-04 09:51:371 這一節(jié)繼續(xù)對(duì)共射放大電路進(jìn)行總結(jié)分析，確定電源的去耦電容!
2023-01-10 14:27:322054 
低壓LED系統(tǒng)中電流控制電路的修改允許使用斬波電源電壓來調(diào)制LED強(qiáng)度。該電路通過在電源電壓關(guān)閉期間關(guān)閉LED來防止浪涌電流流向去耦電容器。
2023-01-13 09:49:081481 
這一節(jié)繼續(xù)對(duì)共射放大電路進(jìn)行總結(jié)分析，確定電源的去耦電容
2023-01-30 15:03:501471 
什么是去耦以及為什么要去耦？ 模電書上講的去耦大多是講電源的去耦，就是一個(gè)電路的各個(gè)單元共用同一電源供電，為了防止各單元之間的耦合，需加去耦電路。 造成耦合的原因有:
2023-02-08 13:57:243702 模電書上講的去耦大多是講電源的去耦，就是一個(gè)電路的各個(gè)單元共用同一電源供電，為了防止各單元之間的耦合，需加去耦電路。
2023-03-30 10:15:021707 
模電書上講的去耦大多是講電源的去耦，就是一個(gè)電路的各個(gè)單元共用同一電源供電，為了防止各單元之間的耦合，需加去耦電路。
2023-06-14 10:04:102946 
引入耦合電容，利用電容的充電和放電這一基本特性，其目的是提供充足的動(dòng)態(tài)電壓和電流。通過在電路走線和電源層上確保一個(gè)低阻抗電壓源來實(shí)現(xiàn)去耦，以至于使高頻干擾能從信號(hào)路徑有效地轉(zhuǎn)移出去，同時(shí)使低頻射頻（RF）能量相對(duì)地不受影響。
2023-08-25 14:20:52761 集成電路（IC）電源芯片在現(xiàn)代電子設(shè)備中起到至關(guān)重要的作用。它們負(fù)責(zé)管理和分配電能，以滿足不同組件和子系統(tǒng)的需求。電源芯片有多種不同的類別，每一種都有其特定的應(yīng)用場(chǎng)景和優(yōu)點(diǎn)。本文將對(duì)常見的幾種集成電路電源芯片進(jìn)行詳細(xì)的介紹。
2023-09-25 09:08:562981 
集成無源元件的電源管理集成電路
2023-11-28 16:15:431647 
和抑制振蕩。 在本文中，將詳細(xì)討論P(yáng)CB去耦電容的放置和選擇。 一、PCB去耦電容的放置方法 1. 電源引線的濾波點(diǎn)附近：將去耦電容放置在集成電路電源引線附近，以最大限度地減少電源線上的噪聲。這可以通過在電源和地之間放置電解電容器和陶瓷
2023-11-29 11:03:192219 去耦電容，也被稱為退耦電容，是電路中裝設(shè)在元件的電源端的電容。它的工作原理基于電容器的基本原理，即通過兩個(gè)導(dǎo)體之間的電場(chǎng)來存儲(chǔ)電荷。當(dāng)電荷在電源線上發(fā)生波動(dòng)或噪聲時(shí)，去耦電容會(huì)吸收這些變化的電荷，從而保持電源電壓的穩(wěn)定性。
2024-10-10 15:19:082727 去耦通過添加電容器減少電源噪聲，陶瓷電容因其高頻響應(yīng)好、ESR和ESL低，適合作為去耦電容器，提高電路穩(wěn)定性和性能。
2025-01-03 10:29:281864 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論