想問一下大佬，一個(gè)波形里面含有N個(gè)通道的數(shù)據(jù)，怎么自定義部分通道數(shù)據(jù)寫進(jìn)tdms文件，另一部分數(shù)據(jù)不寫進(jìn)tdms文件里，還有波形讀取怎么自定義顯示部分通道的曲線（目前解決方案是設(shè)置曲線顏色為透明，但是感覺不好）
2018-02-05 10:19:42
請(qǐng)問ADI技術(shù)工程師：對(duì)AD9779A中的調(diào)制器進(jìn)行相關(guān)的配置以后，正常輸出波形為正弦波，可是有時(shí)候又會(huì)出現(xiàn)包絡(luò)波形，這是怎么回事？正常的經(jīng)過調(diào)制以后應(yīng)該出現(xiàn)正弦波還是包絡(luò)波形？AD9779A中有
2018-11-22 09:58:09
：·演進(jìn)的移動(dòng)寬帶(eMBB)·超可靠和低延遲通信(URLLC)·大規(guī)模機(jī)器型通信(mMTC)圖2、5G的調(diào)制波形圖3、各種OFDM波形的性能對(duì)比圖4、各種OFDM波形的關(guān)鍵參數(shù)
2019-06-18 06:51:08
最近參加了學(xué)校的一個(gè)實(shí)踐項(xiàng)目，CPM連續(xù)相位
調(diào)制，進(jìn)行參數(shù)掃描時(shí)頓感覺很頭疼。寫出來運(yùn)行很慢，可能是我思路方法不對(duì)，因?yàn)閙atlab學(xué)得還很少。具體數(shù)學(xué)表達(dá)式我截圖了下，下面還有
部分調(diào)制程序，我的任務(wù)是針對(duì)該
調(diào)制方法進(jìn)行性能分析。求大神給點(diǎn)指導(dǎo)吧?。。?/div>
2013-03-29 14:05:43
你好，*CY7C2663KV18-450BZI具有內(nèi)部PLL，PLL通過DOFF引腳控制（PLL關(guān)斷（有源低））。*當(dāng)在Xilinx MIG IP中選擇此部分時(shí)，它生成
2018-10-23 15:35:40
5G新的無線電接口：eMBB中的CP-OFMD調(diào)制波形的應(yīng)用場(chǎng)景
2021-01-04 07:11:51
`求助各位大神，幫忙看一下解調(diào)的問題，感謝?。”救耸褂胠abview進(jìn)行AM信號(hào)解調(diào)。方法一：使用labview內(nèi)部產(chǎn)生的基波和載波，并通過labview完成了AM調(diào)制解調(diào)，解調(diào)波形與基帶波形一致
2020-05-22 17:49:26
我labview2012破解版做了一個(gè)界面，用于實(shí)時(shí)采集示波器的波形，生成安裝包和應(yīng)用程序后，安裝在其他機(jī)子上，第一次運(yùn)行，采集的波形正常，可關(guān)機(jī)重啟后，再次運(yùn)行，采集波形部分不能顯示，就是波形斷了
2013-06-17 13:46:47
用modelsim10.0c對(duì)Cyclone4的PLL核做后仿真時(shí)，出現(xiàn)了這樣的問題：PLL工作正常，PLL的輸出腳上有波形，但是與PLL相連的觸發(fā)器的時(shí)鐘腳上卻沒有波形。經(jīng)過檢查發(fā)現(xiàn)，PLL的輸出經(jīng)過一個(gè)“CLKCTL”的單元后，就變成了StX的狀態(tài)，請(qǐng)大神幫忙解決這個(gè)問題，謝謝！
2012-04-11 15:26:23
使用PLL-PHI0，結(jié)果是錯(cuò)誤的，而且active time value 大于period，這是不合理的。我還發(fā)現(xiàn)官方 RTD eMIOS_ICU 示例使用 FIRC 作為 eMIOS 源時(shí)鐘，但是如果我們創(chuàng)建一個(gè)
2023-03-20 07:42:40
`各位前輩，最近領(lǐng)導(dǎo)安排項(xiàng)目，要用PXI 5412 產(chǎn)生如圖的調(diào)制波形，波形的輪廓是SIN ，輪廓又是有另一個(gè)SIN波形組成，了解的大神能否說說怎么才能產(chǎn)生，不勝感激。`
2015-03-30 14:18:43
今天博宇訊銘給大家演示一下如何用SDG6000X-E輸出標(biāo)準(zhǔn)的波形，以及任意波發(fā)生器產(chǎn)生的帶調(diào)制的信號(hào)?！ ∈紫任覀兇蜷_一臺(tái)SDG6000X-E和一臺(tái)示波器。通過BNC連接線，連接好發(fā)生器通道1
2022-08-18 16:32:07
(PLL)（例如 LMX2492）方案通過在反饋分頻器中添加部分調(diào)制功能來創(chuàng)建波形。下圖 2 是實(shí)際測(cè)量結(jié)果，其著重解決從 9850 至 9400MHz 的 45us 頻率線性調(diào)頻挑戰(zhàn)。頻率突變會(huì)
2018-09-13 14:36:22
請(qǐng)教有經(jīng)驗(yàn)的射頻工程師，采用DDS+PLL的方式設(shè)計(jì)雷達(dá)發(fā)射源，要求發(fā)射信號(hào)為26GHz單頻連續(xù)波信號(hào)以及三角形LFMCW信號(hào)，25.5GHz~26.5GHz，調(diào)制周期2ms，通過單片機(jī)控制波形切換，請(qǐng)推薦DDS和PLL芯片型號(hào)，以及晶振的選擇，十分感謝
2018-10-09 17:39:06
電壓，以生成所需的波形。該開環(huán)方案的一個(gè)難點(diǎn)是波形的斜率會(huì)受到部件間變化、溫度、VCO 頻率漂移以及 VCO 頻率提供推頻的影響。對(duì)于需要更好線性度的應(yīng)用，可選用鎖相環(huán) (PLL)（例如…
2022-11-22 08:06:27
如何使用部分PLL創(chuàng)建調(diào)制波形
2021-04-06 06:19:42
你好我必須獲得使用STM32WB50的產(chǎn)品的無線電波認(rèn)證。是否可以使用 STM CubeMonRF 輸出調(diào)制波和未調(diào)制波？我們使用的協(xié)議棧是 MAC_802_15_4_FFD.bin。叫文檔我也看不懂。如果STMCubeMonRF無法輸出調(diào)制波和未調(diào)制波，我可以自己創(chuàng)建嗎？還是需要改協(xié)議棧？
2023-01-12 07:14:08
大家好我正在使用Zynq ZC702板。如何創(chuàng)建自己的PLL時(shí)鐘？例如，我的IP需要25MHz時(shí)鐘我嘗試了以下方法1. XPS中的時(shí)鐘向?qū)?.AXI時(shí)鐘發(fā)生器但我仍然無法獲得25MHz的時(shí)鐘。誰能幫我？謝謝
2019-09-03 10:43:07
發(fā)現(xiàn)創(chuàng)建波形的Y值輸入只能是一維數(shù)組，所以不知道怎么創(chuàng)建有多條波形的波形圖，如果直接把二維數(shù)組輸入進(jìn)波形圖的話是可以看到多條波形的，所以想問下如何用二維數(shù)組創(chuàng)建波形？
2017-08-11 09:40:30
我輸出的波形頻率為5.45KHZ左右但是為什么波形會(huì)被一個(gè)工頻信號(hào)調(diào)制了額？我用的是同軸線接的，地線都是接觸完好的。。我只要把電路板動(dòng)幾下，波形又正常了，縮小分辨率，發(fā)現(xiàn)沒有了工頻信號(hào)。。但是很難做到。一不小心就由被調(diào)制了，請(qǐng)問這是什么原因呢？真心求解答T.T 急急急?。?！
2024-10-28 08:09:25
圖中藍(lán)色為輸入的調(diào)制波形（1kHz正弦波），紅色為解調(diào)后的波形：我的仿真電路是根據(jù)網(wǎng)上很多其他教程搭的，可是出來的波形總是不對(duì)？請(qǐng)問可能是什么原因？是我的參數(shù)設(shè)置有問題嗎？下面是仿真的電路：
2017-05-11 10:46:19
的波形。SVM過調(diào)制在上一節(jié)中，我們創(chuàng)建了一個(gè)SVM波形，其峰值可以達(dá)到Vbuss的100％占空比。這產(chǎn)生純線到線的電壓正弦波。仍然存在生成更多電壓的可能性，但不是以純正弦波形式。 參見圖6，目前已經(jīng)
2017-02-08 15:46:33
求大神關(guān)于labview的通信原理調(diào)制解調(diào)部分的論文和程序，論文要用到？
2015-05-28 22:00:01
在LabVIEW中能否動(dòng)態(tài)創(chuàng)建波形圖的個(gè)數(shù)，比如，通過一個(gè)循環(huán)，在這個(gè)循環(huán)中，每循環(huán)一次，就創(chuàng)建一個(gè)波形圖控件，等循環(huán)結(jié)束后，就在前面板上創(chuàng)建出了n個(gè)波形圖控件，并且這n個(gè)波形圖控件在創(chuàng)建結(jié)束后，還能夠通過程序控制讓其中的任意一個(gè)顯示指定的數(shù)據(jù)。希望知道的朋友給予指導(dǎo)，最好能有個(gè)例子程序，謝謝。
2016-05-19 16:47:03
本文將解釋脈寬調(diào)制 （PWM） 信號(hào)是如何創(chuàng)建的，以及說明您聽到的是音頻頻率而非PWM波形的開關(guān)頻率。本文將詳細(xì)說明輸出PWM波形為什么比輸出線性波形效率高很多，還將說明為什么某些D類放大器要求LC過濾器，而某些則不需要。
2021-06-08 06:56:02
1、可以輸出集中調(diào)制波形？AM是否可以？怎么去實(shí)現(xiàn)？2、鎖定時(shí)間是多少，有沒有一個(gè)范圍？
2018-12-20 14:16:46
能否用頻率合成器，如ADF4351來做PLL,VCO的開環(huán)FSK調(diào)制呢。如何不行，能否給一些芯片選型的建議。
2018-12-26 14:27:58
機(jī)提出了更高的要求。多波形脈沖輸出就是其中之一。因此，研制高電壓，多波形脈沖調(diào)制器是現(xiàn)代雷達(dá)發(fā)射機(jī)的一個(gè)重要課題?；谀忱走_(dá)發(fā)射機(jī)的性能指標(biāo)要求，本文介紹一種
2008-11-19 18:14:55
19 在利用可編程電路實(shí)現(xiàn)高速直接數(shù)字合成的基礎(chǔ)上，提出了一種通過實(shí)時(shí)改變直接數(shù)字合成頻率控制字，直接實(shí)現(xiàn)波形頻率調(diào)制的方法。重點(diǎn)對(duì)高速相位累加器、FM、掃頻、FSK等調(diào)
2009-02-28 16:45:2828 多波形調(diào)制是指一個(gè)碼元可以由多個(gè)波形來表示多個(gè)比特的調(diào)制方法，其中每一個(gè)波形由一組碼片組成，所以可以看作是直接序列擴(kuò)頻調(diào)制的推廣。由于這種調(diào)制方式比直擴(kuò)具有更
2010-01-12 21:43:487 設(shè)計(jì)一種基于PLL和TDA7010T的無線收發(fā)系統(tǒng)。該系統(tǒng)由發(fā)射電路、接收電路和控制電路3部分組成。發(fā)射電路采用FM和FSK調(diào)制方式，用鎖相環(huán)（PLL）穩(wěn)定載波頻率，實(shí)現(xiàn)模擬語音信號(hào)和英
2010-12-31 17:25:1036 fsk調(diào)制電路
本圖是由74LS74等構(gòu)成的FSK調(diào)制電路。這種頻移鍵控(FSK)調(diào)制電路既沒有使用鎖相環(huán)(PLL)，也沒有使用高Q值的帶通濾波器，故在這個(gè)高頻調(diào)制電
2008-04-22 00:24:44
9121 
調(diào)制與解調(diào)
一、實(shí)驗(yàn)?zāi)康?.了解幅度調(diào)制和解調(diào)的原理；2．觀察調(diào)制波形；3．掌握用集成模擬乘法器構(gòu)成調(diào)幅和檢波電路的
2008-09-24 11:17:496748 
?33622A波形發(fā)生器的使用方法主要包括以下幾個(gè)方面?：?波形創(chuàng)建和編輯?：33622A波形發(fā)生器支持使用33503A BenchLink Waveform Builder軟件進(jìn)行波形創(chuàng)建和編輯
2025-01-16 11:52:13
Keysight 33612A波形發(fā)生器的使用方法包括以下幾個(gè)方面?：?波形創(chuàng)建和編輯?：可以使用BenchLink Waveform Builder軟件進(jìn)行波形創(chuàng)建和編輯，該軟件提供了無需大量編程
2025-01-16 14:10:52
安捷倫33511B波形發(fā)生器的使用方法包括使用BenchLink Waveform Builder Basic Pro和Basic軟件進(jìn)行信號(hào)創(chuàng)建/編輯，以及從示波器捕獲波形并將其下載到波形發(fā)生器
2025-01-16 14:57:12
雙邊帶調(diào)制波形
2009-07-31 12:17:551897 鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
PLL的概念
我們所說的PLL。其
2010-03-23 10:47:486368 數(shù)字PLL,什么是數(shù)字PLL
數(shù)字PLL
PLL的概念
我們所說的PLL,其實(shí)就是鎖相環(huán)路，簡(jiǎn)稱為鎖相環(huán)。許多電子設(shè)備要正常工作，通常
2010-03-23 10:50:064579 模擬PLL,模擬PLL是什么意思
所謂模擬PLL，就是說數(shù)字PLL中的各個(gè)模塊的實(shí)現(xiàn)都是以模擬器件來實(shí)現(xiàn)的，是一個(gè)模擬
2010-03-23 10:52:012819 PLL-VCO設(shè)計(jì)及制作第一部分
在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合
2010-05-15 09:58:132984 
51單片機(jī)沒有輸出 脈沖寬度調(diào)制 波形的功能，可以采用定時(shí)器配合軟件的方法輸出。本文具體給出了方法的實(shí)現(xiàn)與電路圖及其原理解釋。
2011-08-11 15:17:34255 Labview之創(chuàng)建波形數(shù)組，很好的Labview資料，快來下載學(xué)習(xí)吧。
2016-04-19 10:23:160 本文介紹一種以VMOSFET為開關(guān)管，以高頻多次級(jí)小功率高壓隔離脈沖變壓器為耦合、隔離元件，以高頻調(diào)制脈沖包絡(luò)為觸發(fā)脈沖的新型全固態(tài)、高電壓、多波形脈沖調(diào)制器。
2016-05-11 15:26:216 針對(duì)常規(guī)的MSK調(diào)制電路存在的不足，利用DDS原理進(jìn)行 MSK調(diào)制 選用DDS專
用芯片AD9850 和DSP芯片TMS320C6711B組成調(diào)制電路，此調(diào)制電路所用元器件數(shù)較少，可與共他部分電路公用DSP芯片，繃率分辮率達(dá)到。.03Hz.試臉表明，用此調(diào)制電路能得到較德定的MSK調(diào)制波形.
2016-10-25 18:04:4220 我們可能都見到過需要隨時(shí)間變化掃描頻率的情況。如果您遇到這樣的問題，可以考慮雷達(dá)等應(yīng)用，在這類應(yīng)用中發(fā)送的信號(hào)不僅可由目標(biāo)反射回來，而且還能夠與接收到的信號(hào)進(jìn)行比較，如下圖 1 所示。觀察頻率 (Df) 差異，我們可確定信號(hào)返回所需的時(shí)間 (Dt)。
2017-04-08 04:54:114352 下面我們來看本實(shí)例如何配置一個(gè)PLL硬核IP，并將其集成到工程中。如圖8.18所示，在新建的工程中，點(diǎn)擊菜單“ToolsàMegaWizard Plug-In Manager”。
2018-04-24 11:30:027797 
第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念，同時(shí)描述基本PLL架構(gòu)和工作原理，另外，我們還將舉例說明PLL在通信系統(tǒng)中的用途。最后，我們將展示一種運(yùn)用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實(shí)用PLL電路。
2019-04-06 09:49:0039801 
先用FPGA的外部輸入時(shí)鐘clk將FPGA的輸入復(fù)位信號(hào)rst_n做異步復(fù)位、同步釋放處理，然后這個(gè)復(fù)位信號(hào)輸入PLL，同時(shí)將clk也輸入PLL。設(shè)計(jì)的初衷是在PLL輸出有效時(shí)鐘之前，系統(tǒng)的其他部分都保持復(fù)位狀態(tài)。
2020-03-29 17:19:003320 
我們可能都見到過需要隨時(shí)間變化掃描頻率的情況。如果您遇到這樣的問題，可以考慮雷達(dá)等應(yīng)用，在這類應(yīng)用中發(fā)送的信號(hào)不僅可由目標(biāo)反射回來，而且還能夠與接收到的信號(hào)進(jìn)行比較，如下圖 1 所示。觀察頻率 （Df） 差異，我們可確定信號(hào)返回所需的時(shí)間 （Dt）。知道該時(shí)間后，我們就可以算出與目標(biāo)的距離。如果讓線路的斜率更陡，那么系統(tǒng)對(duì)噪聲的敏感度就會(huì)降低，但這樣做的代價(jià)是縮小了覆蓋范圍
2020-09-24 10:45:002 鎖相環(huán)（PLL）電路是由壓控振蕩器（VCO）和鑒相器組成的反饋系統(tǒng)，振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固定低頻率信號(hào)生成穩(wěn)定的高輸出頻率時(shí)，或者需要頻率快速變化時(shí)，都可以使用PLL。典型應(yīng)用包括采用高頻率、電信和測(cè)量技術(shù)實(shí)現(xiàn)濾波、調(diào)制和解調(diào)，以及實(shí)現(xiàn)頻率合成。
2020-10-06 14:43:005774 
由于20 MHz 帶寬、14 位分辨率和250 MS/s 采樣率，AFG2021 任意函數(shù)發(fā)生器可以以入門級(jí)價(jià)格創(chuàng)建簡(jiǎn)單信號(hào)和復(fù)雜信號(hào)。通過12種標(biāo)準(zhǔn)波形、調(diào)制功能和內(nèi)置噪聲發(fā)生器，您可以迅速創(chuàng)建所需信號(hào)，全面測(cè)試自己的設(shè)計(jì)。
2020-11-06 09:55:381753 ADF4159：直接調(diào)制/快速波形產(chǎn)生13 GHz小數(shù)N分頻頻率合成器
2021-03-20 16:00:399 ADF4169：直接調(diào)制/快速波形產(chǎn)生，13.5 GHz，小數(shù)N頻率合成器數(shù)據(jù)表
2021-04-24 13:07:129 ADRF6750：950 MHz至1575 MHz集成小數(shù)N PLL和VCO的正交調(diào)制器數(shù)據(jù)表
2021-05-07 11:23:060 ADRF6703：1550 MHz至2650 MHz正交調(diào)制器，帶2100 MHz至2600 MHz Frac-N PLL和集成VCO數(shù)據(jù)表
2021-05-07 16:54:530 ADRF6704：2500 MHz至2900 MHz集成小數(shù)N PLL和VCO的正交調(diào)制器數(shù)據(jù)表
2021-05-12 20:12:490 做的代價(jià)是縮小了覆蓋范圍。
圖 1：頻率線性調(diào)頻波形
對(duì)于雷達(dá)應(yīng)用而言，重點(diǎn)是要讓圖 1 中產(chǎn)生的波形具有極高的線性度與恒定斜率，以避免頻率計(jì)算錯(cuò)誤。在允許較高非線性度的應(yīng)用中，可使
2021-11-10 09:42:521226 
通常情況下，判斷一個(gè)電源產(chǎn)品的使用性能是否安穩(wěn)，會(huì)使用儀器檢測(cè)它在使用過程中的波形改變情況，要改變它的使用作用，也是經(jīng)過調(diào)制電源的輸出波形來達(dá)到目的的。因此，下面小編將為你介紹變頻電源輸出波形的三
2021-12-10 16:53:094425 今天博宇訊銘給大家演示一下如何用SDG6000X-E輸出標(biāo)準(zhǔn)的波形，以及任意波發(fā)生器產(chǎn)生的帶調(diào)制的信號(hào)。
2022-08-18 16:28:281976 
EMI 的工程師指南第 9 部分 — 擴(kuò)頻調(diào)制
2022-10-31 08:23:599 定時(shí)決定一切：如何使用部分 PLL 創(chuàng)建調(diào)制波形
2022-11-04 09:52:130 波大于方波的時(shí)候，輸出信號(hào)，這個(gè)邏輯關(guān)系成立的時(shí)間段，就是這一個(gè)脈沖寬度的長短值。圖示：主電路：調(diào)制比較波形圖：強(qiáng)調(diào)相關(guān)概念： 比較的兩者的大小是幅值，來決定的輸出，而不是看正負(fù)號(hào)的，這個(gè)正負(fù)號(hào)，只是
2023-03-01 10:20:360 今天博宇訊銘給大家演示一下如何用SDG6000X-E輸出標(biāo)準(zhǔn)的波形，以及任意波發(fā)生器產(chǎn)生的帶調(diào)制的信號(hào)。
2022-08-18 16:31:301463 
之間偏移，因此它被命名為頻移Keying.Today我們將看到使用FSK信令技術(shù)的ICNE555和PLL565的無線調(diào)制解調(diào)器的簡(jiǎn)單設(shè)計(jì)設(shè)計(jì)。對(duì)于電子專業(yè)的學(xué)生來說，這確實(shí)是一個(gè)值得做的迷你項(xiàng)目，甚至在
2023-07-03 10:41:441906 
本實(shí)驗(yàn)活動(dòng)介紹鎖相環(huán)(PLL)。PLL電路有一些重要的應(yīng)用，例如信號(hào)調(diào)制/解調(diào)（主要是頻率和相位調(diào)制）、同步、時(shí)鐘和數(shù)據(jù)恢復(fù)，以及倍頻和頻率合成。在這項(xiàng)實(shí)驗(yàn)中，您將建立一個(gè)簡(jiǎn)單的PLL電路，讓您對(duì)PLL操作有基本的了解。
2023-07-10 10:22:241952 
時(shí)鐘發(fā)生器由哪些部分組成？鎖相環(huán)pll的特點(diǎn)是什么？如何用硬件配置pll? 時(shí)鐘發(fā)生器是指通過特定的電路設(shè)計(jì)產(chǎn)生適合各種電子設(shè)備使用的時(shí)鐘信號(hào)的器件。時(shí)鐘發(fā)生器由多個(gè)部分組成，其中最核心的是鎖相環(huán)
2023-10-13 17:39:502233 在從零開始創(chuàng)建任意波形時(shí)，大多數(shù)工程師要么采用工程編程環(huán)境，比如Matlab、LabVIEW或VEE，要么采用免費(fèi)或收費(fèi)的定制任意波形軟件套件。這些是很好的工具，但如果你不常用的話，它們的價(jià)格就顯得比較昂貴，并且學(xué)會(huì)使用也比較耗時(shí)。多數(shù)工程師未曾想到的另一個(gè)方案是Excel。
2023-12-26 15:02:522286 
任意波發(fā)生器，如何輸出波形、帶調(diào)制的信號(hào)？ 任意波發(fā)生器是一種用于產(chǎn)生各種波形的信號(hào)發(fā)生器。它可以生成特定頻率、幅度、相位和形狀的波形，并在需要時(shí)進(jìn)行調(diào)制。在本文中，我們將探討如何使用任意波發(fā)生器
2024-01-19 15:54:521716 在SPWM調(diào)制中，調(diào)制波和載波的信號(hào)波形一般各是什么？ SPWM調(diào)制（正弦波脈寬調(diào)制）是一種常用于交流電驅(qū)動(dòng)和逆變器的調(diào)制技術(shù)，它通過調(diào)節(jié)一個(gè)正弦波形的寬度（脈寬）來控制輸出的交流信號(hào)波形。在
2024-02-05 16:48:499200 SPWM調(diào)制波形是由哪兩種波形進(jìn)行調(diào)制獲得的？ SPWM調(diào)制波形是由三角波和參考波形進(jìn)行調(diào)制獲得的。 SPWM調(diào)制是一種常用的電力電子調(diào)制方法，廣泛應(yīng)用于交流電壓調(diào)制器、逆變器和變頻器等電力電子設(shè)備
2024-02-06 09:25:563327 SPWM脈寬調(diào)制變頻器出來的是什么波形，是脈沖吧？ SPWM是一種常見的脈寬調(diào)制技術(shù)，主要用于變頻器中控制交流電機(jī)的輸出頻率和幅值。SPWM脈沖調(diào)制變頻器的輸出波形實(shí)質(zhì)上是一串脈沖信號(hào)，其特征是具有
2024-02-06 11:33:143402 SPWM的輸出電壓波形和電流波形有什么不同？ SPWM（正弦脈寬調(diào)制）是一種常用的交流變頻控制技術(shù)，主要用于控制電機(jī)等電力設(shè)備。在SPWM技術(shù)中，輸出電壓波形和電流波形有一些不同之處，下面將詳細(xì)介紹
2024-02-06 13:59:492994 FM波形和AM波形它們有什么共同點(diǎn)和不同點(diǎn)呢？ FM波形和AM波形是調(diào)制技術(shù)中常見的兩種模式。雖然它們?cè)?b class="flag-6" style="color: red">調(diào)制波形的方式和應(yīng)用方面有著一些共同點(diǎn)，但也存在著一些顯著的差異。下面將詳細(xì)探討FM波形和AM
2024-02-06 14:50:103950 SPWM是一種常見的脈寬調(diào)制技術(shù)，主要用于變頻器中控制交流電機(jī)的輸出頻率和幅值。SPWM脈沖調(diào)制變頻器的輸出波形實(shí)質(zhì)上是一串脈沖信號(hào)，其特征是具有可變的脈沖寬度和固定的脈沖頻率。
2024-02-20 16:31:002533 鎖相環(huán)（Phase-Locked Loop，簡(jiǎn)稱PLL）是一種電子電路，它能夠自動(dòng)調(diào)整輸出信號(hào)的相位，使其與輸入信號(hào)的相位同步。這種電路在電子工程領(lǐng)域有著廣泛的應(yīng)用，特別是在頻率合成、時(shí)鐘恢復(fù)、調(diào)制
2024-11-06 10:42:143778 鎖相環(huán)PLL在無線電中的應(yīng)用 1. 頻率合成 在無線電通信中，頻率合成是生成所需頻率信號(hào)的關(guān)鍵技術(shù)。鎖相環(huán)可以用于生成穩(wěn)定的頻率輸出，這對(duì)于調(diào)制和解調(diào)過程至關(guān)重要。通過調(diào)整PLL的參考頻率和反饋路徑
2024-11-06 10:49:541308 易靈思的FPGA在生成PLL的方式與別的廠家稍有區(qū)別，這與其的core和interface架構(gòu)是相對(duì)應(yīng)的。對(duì)于易靈思的FPGA來講，PLL，GPIO，MIPI，LVDS和DDR相對(duì)于core部分都是
2025-06-07 16:18:401205 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論