雖然2nm先進制程芯片尚未量產(chǎn)，但是晶圓代工廠商之間的設(shè)備爭奪戰(zhàn)已經(jīng)進入白熱化階段。各大廠商紛紛加大投資力度，競相升級和引進最先進的設(shè)備技術(shù)，以爭奪2nm制程芯片的高地。這場激烈的競爭不僅體現(xiàn)了對市場份額的爭奪，更是對技術(shù)實力和制程能力的一次全面較量。各家廠商都希望能夠在這個領(lǐng)域占據(jù)先機，因為2nm制程芯片被認為是未來高性能、低功耗、高集成度的關(guān)鍵技術(shù)。半導(dǎo)體fab巨頭臺積電、三星、英特爾、Rapidus各有動作。

最早的2nm芯片，可能來自Intel？

臺積電和三星的一致口徑是2nm工藝預(yù)計于2025年開始量產(chǎn)——但起碼也是2025年下半年或者更晚的時間。

這里需要注意的問題是，“開始量產(chǎn)”“準(zhǔn)備好量產(chǎn)”并非芯片問世時間。比如如果臺積電N2工藝將在2025年下半年開始量產(chǎn)，則N2工藝的芯片真正上市至少需要等到2026年；且從營收的角度來看，N2工藝產(chǎn)生的營收也要到2026年才會反映到財報中。

Intel這邊：自從7nm/5nm時代，在半導(dǎo)體制造工藝技術(shù)上被臺積電和三星趕超，Intel就改變了技術(shù)迭代策略。從2022年Intel投資者會議更新過的計劃表來看，Intel 20A工藝——通常可看作是Intel版本的2nm工藝，即便Intel現(xiàn)在在市場宣傳上很忌諱去談x nm——“準(zhǔn)備好量產(chǎn)”的時間是2024年上半年。

今年2月Intel在國內(nèi)舉辦的戰(zhàn)略媒體溝通會上再度確認了Intel 20A“測試芯片已流片”。不過需要注意的是，因為現(xiàn)在foundry廠的工藝名稱（比如Intel 20A, TSMC N2, Samsung 2GAP）越來越放飛自我，而工藝名稱并不代表晶體管或器件的實際物理尺寸，加上現(xiàn)在我們并不十分清楚這三家的“2nm”工藝的器件尺寸，所以仍然很難在同一平臺上去說這三者是同代工藝。

Intel 20A工藝的后續(xù)工藝是18A——也是Intel此前宣稱要重返半導(dǎo)體制造工藝王座的一代節(jié)點，預(yù)期“準(zhǔn)備好量產(chǎn)”的時間已經(jīng)被提前到了2024年下半年。如果各家foundry廠的未來工藝能如期交付，則顯然Intel會是最快的。

但如前文所述，尖端制造工藝foundry廠有放衛(wèi)星的傳統(tǒng)——當(dāng)然這也不是他們想看到的。畢竟尖端制造工藝的技術(shù)難度和成本攀升速度，造就了大量的不確定性。

三星密謀已久

這不是三星首次披露其2nm的計劃，其實針對這個被廣泛看好的“大節(jié)點”，這家韓國巨頭密謀已久，他們在這次代工論壇上也帶來了更多的消息。

據(jù)semiwiki報道，與英特爾一樣，三星自己的芯片也是自己的代工客戶，因此他們在2nm上首先生產(chǎn)的是內(nèi)部產(chǎn)品，而不是外部代工客戶。這當(dāng)然是 IDM 代工廠的優(yōu)勢，可以結(jié)合工藝技術(shù)開發(fā)自己的芯片。三星擁有開發(fā)領(lǐng)先內(nèi)存的額外優(yōu)勢。

報道指出，三星將于 2025 年開始量產(chǎn)用于移動應(yīng)用的 2nm 工藝，然后于 2026 年擴展到具有背面供電的 HPC，并于 2027 年擴展到汽車領(lǐng)域。與 3nm 工藝 (SF3) 相比，三星的 2nm (SF2) 工藝已顯示出性能提升 12%，功率效率提高提升 25%，面積減少 5%。

按照三星的規(guī)劃，其GAA MBCFET無疑是2nm工藝的最大競爭優(yōu)勢所在，在上個月的時候，他們就公布了公司在3nm GAA MBCFET技術(shù)的最新進展，這將給他們的2nm提供參考。

三星表示，與 FinFET 相比，MBCFET 提供了卓越的設(shè)計靈活性。晶體管被設(shè)計成有不同量的電流流過它們。在使用許多晶體管的半導(dǎo)體中，必須調(diào)節(jié)電流量，以便在所需的時序和控制邏輯下打開和關(guān)閉晶體管，這需要增加或減少溝道的寬度。

而在傳統(tǒng)的FinFET結(jié)構(gòu)中，柵極所包裹的鰭片（Fin）的高度是不可調(diào)節(jié)的，因此為了增加整體溝道寬度，需要水平地增加鰭片的數(shù)量。但這種方法只能調(diào)節(jié)不連續(xù)的溝道寬度，因為當(dāng)柵包圍文件的溝道寬度為α?xí)r，也只能減小或增大α的倍數(shù)。這是一個嚴重的限制。

另一方面，MBCFET 彼此堆疊在一起，鰭片側(cè)向放置，納米片的寬度可以調(diào)整，以提供比 FinFET 更多的溝道寬度選項，這是一個對整個設(shè)計有用的功能，這在模擬 SRAM 中具有顯著的優(yōu)勢設(shè)計。

”MBCFET 具有這些優(yōu)勢，因為它們的設(shè)計允許獨立微調(diào)晶體管的溝道寬度，以便在 P 型金屬氧化物半導(dǎo)體晶體管 (PMOS) 和 N 型金屬氧化物半導(dǎo)體晶體管（NMOS）之間找到最佳平衡”，三星強調(diào)。

臺積2nm2025如期上線

?

2022 年技術(shù)研討會上，臺積電正式公布了其 N2（2 納米級）制造技術(shù)，當(dāng)時臺積電表示該技術(shù)計劃于 2025 年某個時間投入生產(chǎn)，并將成為臺積電第一個使用其基于納米片的柵極全方位場效應(yīng)的節(jié)點晶體管（GAAFET）。新節(jié)點將使芯片設(shè)計人員能夠顯著降低其產(chǎn)品的功耗，根據(jù)臺積電公布的 N2 技術(shù)指標(biāo)，可以看到，相較于其 N3E（3 納米的低成本版）工藝，在相同功耗下，臺積電 2 納米工藝的性能將提升 10%～15%；而在相同性能下，臺積電 2 納米工藝的功耗將降低 23%～30%；晶體管密度提升 10%。

在近日召開的 Q1 季度財報會上，臺積電表示客戶對 2 納米工藝熱情高漲，并且重申 2 納米將按計劃在 2025 年量產(chǎn)，同時臺積電也表示原本計劃建立成熟制程的高雄廠未來將改成先進制程。從目前臺積電透露的信息來看，臺積電對于 2 納米能按時交付頗有自信。

2nm攪局者Rapidus

除了代工的三大巨頭，一家日本公司也聲勢浩大地加入了 2 納米的競爭。

2022 年 8 月，8 家日本頂級企業(yè)：索尼、豐田汽車、日本電信電話、日本電氣、日本電裝、軟銀、鎧俠和三菱日聯(lián)銀行分別出資 3 億-10 億日元不等，合資打造了這家定位高端芯片公司。同年 12 月，IBM 宣布將與 Rapidus 合作計劃于 2025 年在日本啟動 2 納米制程制造基地。

IBM 的加入讓 Rapidus 的計劃看起來更加有希望，IBM 雖然已經(jīng)不再是 IDM 公司，但仍保留了一家芯片制造研發(fā)中心。而在 2021 年，IBM 推出全球首款 2 納米制程的芯片。同樣 IBM 的 2 納米也使用了 GAA 結(jié)構(gòu)。所以，可以說 Rapidus 雖然起步晚了一些，但在 2 納米制程方面也有了底氣。

此外，該公司正在獲得ASML的大力支持，主要是因為EUV技術(shù)是批量生產(chǎn)5-7nm以下芯片的重要制造技術(shù)。在這個領(lǐng)域里，Rapidus的光刻設(shè)備有望在未來兩年內(nèi)扮演重要的角色。據(jù)悉，ASML將于2024年在日本北海道建立技術(shù)支持基地，并派遣約50名工程師協(xié)助在Rapidus的2nm芯片工廠中試生產(chǎn)線上搭建EUV光刻設(shè)備，提供調(diào)試、維護和檢查方面的協(xié)助。

審核編輯：黃飛