0 引 言

　　經(jīng)過近幾年的快速發(fā)展，嵌入式系統(tǒng)（Embedded System）已經(jīng)成為電子信息產(chǎn)業(yè)中最具增長力的一個分支。隨著手機、PDA，GPS、機頂盒等新興產(chǎn)品的大量應(yīng)用，嵌入式系統(tǒng)的市場正在以每年30%的速度遞增（IDC預(yù)測），嵌入式系統(tǒng)的設(shè)計也成為軟硬件工程師越來越關(guān)心的話題。

　　在嵌入式系統(tǒng)設(shè)計中，低功耗設(shè)計（Low Power Design）是許多設(shè)計人員必須面對的問題。其原因在于嵌入式系統(tǒng)被廣泛應(yīng)用于便攜式和移動性較強的產(chǎn)品中，而這些產(chǎn)品不是一直都有充足的電源供應(yīng)，往往是靠電池來供電的;而且大多數(shù)嵌入式設(shè)備都有體積和質(zhì)量的約束。另外，系統(tǒng)部件產(chǎn)生的熱量和功耗成比例，為解決散熱問題而采取的冷卻措施進一步增加了系統(tǒng)的功耗。為了得到最好的結(jié)果，降低系統(tǒng)的功耗具有下面的優(yōu)點：

　　（1）電池驅(qū)動的需要。在強調(diào)綠色環(huán)保時期，許多電子產(chǎn)品都采用電池供電。對于電池供電系統(tǒng)，延長電池壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到保護環(huán)境的作用。

　?。?）安全的需要。在現(xiàn)場總線領(lǐng)域，本安問題是一個重要話題。例如FF的本安設(shè)備，理論上每個網(wǎng)段可以容納32個設(shè)備，而實際應(yīng)用中考慮到目前的功耗水平，每個網(wǎng)段安裝10個比較合適。因此降低系統(tǒng)功耗是實現(xiàn)本安要求的一個重要途徑。

　?。?）解決電磁干擾。系統(tǒng)功耗越低，電磁輻射能量越小，對其他設(shè)備造成的干擾也越小。如果所有的電子產(chǎn)品都能設(shè)計成低功耗，那么電磁兼容性設(shè)計會變得容易。

　?。?）節(jié)能的需要。特別是對電池供電系統(tǒng)，功耗與電壓的平方成正比即：P=V2/fC+Pstatic，因此節(jié)能更為重要。

　　1 功耗產(chǎn)生的原因

　　1.1 集成電路的功耗

　　目前的集成電路工藝主要有TTL和CMOS兩大類，無論哪種工藝。只要電路中有電流通過。就會產(chǎn)生功耗。通常，集成電路的功耗主要有4個：

　?。?）開關(guān)功耗。對電路中的電容充放電而形成，其表達式為：

　　式中：Vdd為電源電壓;C為被充放電的電容：α為活動因子;f為開關(guān)頻率。

　?。?）靜態(tài)功耗和動態(tài)功耗。當電路的狀態(tài)沒有進行翻轉(zhuǎn)（保持高電平或低電平）時，電路的功耗屬于靜態(tài)功耗，其大小等于電路電壓與流過電流的乘積;動態(tài)功耗是電路翻轉(zhuǎn)時產(chǎn)生的功耗，由于電路翻轉(zhuǎn)時存在跳變沿，在電路翻轉(zhuǎn)瞬間，電流比較大。存在較大的動態(tài)功耗。目前大多數(shù)電路都采用CMOS工藝，靜態(tài)功耗很小，可以忽略。起主要作用的是動態(tài)功耗，因此從降低動態(tài)功耗人手來降低功耗。

　?。?）短路功耗。因開關(guān)時由電源到地形成的通路造成的，其表達式為：

　　式中：κ由工藝和電壓決定;W為晶體管寬度;τ為輸入信號上升/下降的時間;f為工作頻率。

　?。?）漏電功耗。由亞閾值電流和反向偏壓電流造成。目前大多數(shù)電路都采用CMOS工藝。故漏電功耗很小，可以忽略。

　　1.2 電阻的功耗和有源器件的功耗

　　通常為負載器件和寄生元件產(chǎn)生的功耗。有源開關(guān)器件在狀態(tài)轉(zhuǎn)換時，電流和電壓比較大，將引起功率消耗。另外，CMOS電路中最大的功耗來自于內(nèi)部和外部的電容充放電產(chǎn)生的功耗。