2 硬件低功耗設(shè)計(jì)

　　2.1 選擇低功耗的器件

　　選擇低功耗的電子器件可以從根本上降低整個(gè)硬件系統(tǒng)的功耗。目前的半導(dǎo)體工藝主要有TTL工藝和CMOS工藝，CMOS工藝具有很低的功耗，在電路設(shè)計(jì)上盡量選用，使用CMOS系列電路時(shí)，其不用的輸入端不要懸空，因?yàn)閼铱盏妮斎攵丝赡艽嬖诟袘?yīng)信號(hào)，它將造成高低電平的轉(zhuǎn)換。轉(zhuǎn)換器件的功耗很大，盡量采用輸出為高的原則。

　　嵌入式處理器是嵌入式系統(tǒng)的硬件核心，消耗大量的功率，因此設(shè)計(jì)時(shí)選用低功耗的處理器;另外，選擇低功耗的通信收發(fā)器（對(duì)于通信應(yīng)用系統(tǒng)）、低功耗的訪存部件、低功耗的外圍電路，目前許多通信收發(fā)器都設(shè)計(jì)成節(jié)省功耗方式，這樣的器件優(yōu)先采用。

　　2.2 選用低功耗的電路形式

　　完成同樣的功能，電路的實(shí)現(xiàn)形式有多種。例如，可以利用分立元件、小規(guī)模集成電路，大規(guī)模集成電路甚至單片實(shí)現(xiàn)。通常，使用的元器件數(shù)量越少，系統(tǒng)的功耗越低。因此，盡量使用集成度高的器件，以減少電路中使用元件的個(gè)數(shù)，減少整機(jī)的功耗。

　　2.3 單電源、低電壓供電

　　一些模擬電路如運(yùn)算放大器等。供電方式有正負(fù)電源和單電源兩種。雙電源供電可以提供對(duì)地輸出的信號(hào)。高電源電壓的優(yōu)點(diǎn)是可以提供大的動(dòng)態(tài)范圍，缺點(diǎn)是功耗大。例如，低功耗集成運(yùn)算放大器LM324，單電源電壓工作范圍為5～30 V。當(dāng)電源電壓為15 V時(shí)，功耗約為220 mw;當(dāng)電源電壓為10 V時(shí)，功耗約為90 mw;當(dāng)電源電壓為5 V時(shí)，功耗約為15 mw。可見(jiàn)，低電壓供電對(duì)降低器件功耗的作用十分明顯。因此，處理小信號(hào)的電路可以降低供電電壓。

　　2.4 分區(qū)/分時(shí)供電技術(shù)

　　一個(gè)嵌入式系統(tǒng)的所有組成部分并非時(shí)刻在工作，基于此，可采用分時(shí)/分區(qū)的供電技術(shù)。原理是利用“開(kāi)關(guān)”控制電源供電單元，在某一部分電路處于休眠狀態(tài)時(shí)，關(guān)閉其供電電源，僅保留工作部分的電源。

　　2.5 I/O引腳供電

　　嵌入式處理器的輸出引腳在輸出高電平時(shí)，可以提供約20 mA的電流，該引腳可以直接作為某些電路的供電電源使用，如圖2所示。處理器的引腳輸出高電平時(shí)，外部器件工作;輸出低電平時(shí)，外部器件停止工作。需要注意。該電路需滿足下列要求：外部器件的功耗較低，低于處理器I/O引腳的高電平輸出電流;外部器件的供電電壓范圍較寬。

　　2.6 電源管理單元設(shè)計(jì)

　　處理器全速工作時(shí)，功耗最大;待機(jī)狀態(tài)時(shí)，功耗比較小。常見(jiàn)的待機(jī)方式有兩種：空閑方式（Idle）和掉電方式（Shut Down）。其中，Idle方式可以通過(guò)中斷的發(fā)生退出，中斷可以由外部事件供給。掉電方式指的是處理器停止，連中斷也不響應(yīng)，因此需要進(jìn)入復(fù)位才能退出掉電方式。

　　為了降低系統(tǒng)的功耗，一旦CPU處于“空轉(zhuǎn)”，可以使之進(jìn)入Idle狀態(tài)，降低功耗;期間如果發(fā)生了外部事件，可以通過(guò)事件產(chǎn)生中斷信號(hào)，使CPU進(jìn)入運(yùn)行狀態(tài)。對(duì)于Shut Down狀態(tài)，只能用復(fù)位信號(hào)喚醒CPU。

　　2.7 智能電源設(shè)計(jì)

　　既要保證系統(tǒng)具有良好的性能，又能兼顧功耗問(wèn)題，一個(gè)最好的辦法是采用智能電源。在系統(tǒng)中增加適當(dāng)?shù)闹悄茴A(yù)測(cè)、檢測(cè)，根據(jù)需要對(duì)系統(tǒng)采取不同的供電方式，以求系統(tǒng)的功耗最低。許多膝上型電腦的電源管理采用智能電源，以筆記本電腦為例，在電源管理方面，Intel公司采取Speed Step技術(shù);AMD公司采取Power Now技術(shù);Transmeta公司采取Long Run技術(shù)。雖然這三種技術(shù)涉及到的具體內(nèi)容不同，但基本原理是一致的。以采用Speed Step技術(shù)的筆記本電腦為例，系統(tǒng)可以根據(jù)不同的使用環(huán)境對(duì)CPU的運(yùn)行速度進(jìn)行合理調(diào)整。如果系統(tǒng)使用外接電源，CPU將按照正常的主頻率及電壓運(yùn)行;當(dāng)檢測(cè)到系統(tǒng)為電池供電時(shí)，軟件將自動(dòng)切換CPU的主頻率及電壓至較低狀態(tài)運(yùn)行。

　　2.8 降低處理器的時(shí)鐘頻率

　　處理器的功耗與時(shí)鐘頻率密切相關(guān)。以SAM-SUNG S3C2410x（32 b ARM 920T內(nèi)核）為例，它提供了四種工作模式：正常模式、空閑模式、休眠模式、關(guān)機(jī)模式。各種模式的功耗如表1所示。

　　由表1可見(jiàn)，CPU在全速運(yùn)行的時(shí)候比在空閑或者休眠的時(shí)候消耗的功率大得多。省電的原則就是讓正常運(yùn)行模式遠(yuǎn)比空閑、休眠模式少占用時(shí)間。在類似PDA 的設(shè)備中，系統(tǒng)在全速運(yùn)行的時(shí)候遠(yuǎn)比空閑的時(shí)候少，所以可以通過(guò)設(shè)置，使CPU盡可能工作在空閑狀態(tài)，然后通過(guò)相應(yīng)的中斷喚醒CPU，恢復(fù)到正常工作模式，處理響應(yīng)的事件，然后再進(jìn)入空閑模式。因此設(shè)計(jì)系統(tǒng)時(shí)，如果處理能力許可，可盡量降低處理器的時(shí)鐘頻率。

　　另外，可以動(dòng)態(tài)改變處理器的時(shí)鐘，以降低系統(tǒng)的總功耗。CPU空閑時(shí)，降低時(shí)鐘頻率;處于工作狀態(tài)時(shí)，提高時(shí)鐘頻率以全速運(yùn)行處理事務(wù)，實(shí)現(xiàn)這一技術(shù)的方法。通過(guò)將I/O引腳設(shè)定為輸出高電平，加入電阻R1，將增加時(shí)鐘頻率;將I/O引腳輸出低電平，去掉電阻R1，可降低時(shí)鐘頻率，以降低功耗。

　　2.9 降低持續(xù)工作電流

　　在一些系統(tǒng)中，盡量使系統(tǒng)在狀態(tài)轉(zhuǎn)換時(shí)消耗電流，在維持工作時(shí)期不消耗電流。例如。IC卡水表、煤氣表、靜態(tài)電能表等，在打開(kāi)和關(guān)閉開(kāi)關(guān)時(shí)給相應(yīng)的機(jī)構(gòu)上電，開(kāi)關(guān)開(kāi)和關(guān)狀態(tài)通過(guò)機(jī)械機(jī)構(gòu)或磁場(chǎng)機(jī)制保持開(kāi)關(guān)的狀態(tài)，而不通過(guò)電流保持，可以進(jìn)一步降低電能的消耗。