?

　　與半年前來(lái)這里時(shí)相比，最明顯的感覺(jué)是，硅谷半導(dǎo)體業(yè)雖然尚未重現(xiàn)幾年前的鼎盛，但基本上已初步恢復(fù)了往日的繁榮。

　　每次來(lái)硅谷采訪(fǎng)，筆者通常會(huì)留意各園區(qū)內(nèi)公司停車(chē)位上汽車(chē)的數(shù)量，以此作為判斷行業(yè)發(fā)展?fàn)顟B(tài)的晴雨表。幾個(gè)月前到這里時(shí)，很多停車(chē)場(chǎng)都空蕩蕩的，但如今都停滿(mǎn)了員工的汽車(chē)，而且高檔汽車(chē)的種類(lèi)和數(shù)量都比之前增加了很多。這從一個(gè)方面為上述感覺(jué)提供了佐證。本文將分類(lèi)詳細(xì)介紹各企業(yè)的技術(shù)發(fā)展動(dòng)態(tài)。

　　FPGA雙雄共識(shí)——強(qiáng)力滲透ASIC市場(chǎng)

　　目前正在28nmFPGA領(lǐng)域激烈廝殺的Altera和賽靈思，既有共同的目標(biāo)—不斷侵蝕ASIC和ASSP的領(lǐng)地，也有各自的戰(zhàn)略側(cè)重點(diǎn)。

　　Altera強(qiáng)調(diào)敏捷性

　　Altera總裁、CEO及董事會(huì)主席John P. Daane首先分析了宏觀(guān)市場(chǎng)形勢(shì)。ASIC/ASSP和嵌入式領(lǐng)域在2011年的整體市場(chǎng)規(guī)模約為1140億美元，可進(jìn)入的市場(chǎng)約580億美元，Altera的目標(biāo)是獲得1%的份額，即5.8億美元。另外，PLD市場(chǎng)約50億美元，Altera的目標(biāo)是10%的份額，即5億美元。Daane指出，公司比5年或10年前發(fā)生了很大變化，已不再只是一家FPGA廠(chǎng)商，目前正與系統(tǒng)開(kāi)發(fā)商進(jìn)行更密切的合作。

　　通常，系統(tǒng)開(kāi)發(fā)商開(kāi)始ASIC或ASSP設(shè)計(jì)時(shí)，會(huì)把軟件中的功能在CPU上運(yùn)行，或采用硬件加速。軟件的靈活性很好，開(kāi)發(fā)成本較低，但傳輸數(shù)據(jù)、存儲(chǔ)或恢復(fù)軟件指令時(shí)，能耗較高;硬件不太靈活，開(kāi)發(fā)成本高，但優(yōu)點(diǎn)是能耗低。而可編程結(jié)構(gòu)有一定的靈活性，開(kāi)發(fā)成本適中，能耗較低。因此，優(yōu)秀的系統(tǒng)架構(gòu)需要敏捷的軟件、硬件和可編程結(jié)構(gòu)的綜合實(shí)施。Daane表示：“目前，只有FPGA具備系統(tǒng)開(kāi)發(fā)所需的這種要求。”

　　他以一家無(wú)線(xiàn)基站廠(chǎng)商在設(shè)備壽命中期擴(kuò)展系統(tǒng)功能為例，說(shuō)明了FPGA的優(yōu)勢(shì)。該客戶(hù)想要擴(kuò)展3G網(wǎng)絡(luò)，并準(zhǔn)備將來(lái)現(xiàn)場(chǎng)升級(jí)到LTE覆蓋。升級(jí)中，基站功能會(huì)有很大變化，所處理的數(shù)據(jù)速率也會(huì)有很大提升。

　　在這個(gè)項(xiàng)目中，Altera通過(guò)選擇合適的工藝、高速收發(fā)器、存儲(chǔ)器架構(gòu)和外部接口配置，提供了多樣性的實(shí)施方案，在整個(gè)系統(tǒng)設(shè)備壽命周期內(nèi)滿(mǎn)足了基站廠(chǎng)商對(duì)整體成本、功耗和性能方面的要求，同時(shí)保護(hù)了其IP利益。

　　Daane強(qiáng)調(diào)：“改變實(shí)施，而非改變IP。系統(tǒng)開(kāi)發(fā)商可以選擇系統(tǒng)中每個(gè)功能塊的正確實(shí)施，嵌入式HardCopy可為設(shè)計(jì)師在FPGA內(nèi)硬化專(zhuān)用IP塊提供更大的靈活性。對(duì)于用戶(hù)的差異化產(chǎn)品設(shè)計(jì)，我們的解決方案包括軟IP塊、硬核系統(tǒng)IP及HardCopy技術(shù)?！?/p>

　　Altera負(fù)責(zé)軍事、工業(yè)、計(jì)算機(jī)、消費(fèi)及存儲(chǔ)部門(mén)的副總裁Arun Iyengar重點(diǎn)介紹了最新推出的、號(hào)稱(chēng)“全球第一款”的1080p/30fps全高清視頻內(nèi)容分析FPGA解決方案。他援引合作伙伴、分析技術(shù)廠(chǎng)商Eutecus的數(shù)據(jù)表示，與基于DSP的解決方案相比，F(xiàn)PGA方案可以提供更好的靈活性，及高清視頻實(shí)時(shí)分析能力。

　　視頻內(nèi)容分析即通過(guò)計(jì)算機(jī)對(duì)視頻內(nèi)容進(jìn)行智能分析，以便為相關(guān)事件提供實(shí)時(shí)信息。其與運(yùn)動(dòng)檢測(cè)不同，后者在檢測(cè)到運(yùn)動(dòng)時(shí)就會(huì)產(chǎn)生報(bào)警，而不會(huì)區(qū)分人或動(dòng)物等目標(biāo)屬性、軌跡及是否正在進(jìn)入被禁區(qū)域等。與圖形識(shí)別技術(shù)也不同，如臉部識(shí)別等。視頻內(nèi)容分析技術(shù)包括運(yùn)動(dòng)檢測(cè)及根據(jù)用戶(hù)定義的規(guī)則確定是否屬于可能的威脅等多種算法。

　　目前，視頻分析市場(chǎng)面臨如下挑戰(zhàn)：設(shè)備、校準(zhǔn)、集成和維護(hù)等的安裝成本;分析結(jié)果的準(zhǔn)確性要達(dá)到90%以上;視頻源的質(zhì)量需要1080p高清影像;攝像機(jī)的處理引擎需要低成本和低功耗;實(shí)時(shí)決策要求1-2幀的低延遲目標(biāo)檢測(cè)與報(bào)警。

　　對(duì)此，1080p全高清視頻內(nèi)容分析FPGA解決方案可以提供更高的精度和更少的誤報(bào)警;以每秒30幀實(shí)現(xiàn)全幀速率的分析，吞吐量最大可達(dá)每秒60Mpixel;實(shí)時(shí)檢測(cè)和識(shí)別;在任何時(shí)間進(jìn)行全面分析。另外，還能提供影像流水線(xiàn)、壓縮和馬達(dá)控制等定制功能。

　　Altera與Eutecus合作，為Cyclone IV FPGA開(kāi)發(fā)出了單芯片多核視頻分析引擎MVE，及MVE軟件圖形用戶(hù)接口(GUI)。MVE1.x版的方框圖如圖所示。該方案可集成到高清互聯(lián)網(wǎng)協(xié)議(IP)攝像機(jī)中，因此，可用于在各種天氣條件下，檢測(cè)車(chē)輛轉(zhuǎn)彎情況、預(yù)告車(chē)輛可能發(fā)生的碰撞、接近停止車(chē)輛時(shí)告警，及闖紅燈行為等的交通安全分析。

　　據(jù)Arun Iyengar介紹，用戶(hù)采用這款1080p全高清視頻內(nèi)容分析FPGA設(shè)計(jì)時(shí)，無(wú)需昂貴的NRE成本;Altera將以版稅的模式直接銷(xiāo)售IP;對(duì)于成本敏感的用戶(hù)，他們可以購(gòu)買(mǎi)所需的安全器件以使能IP。

　　對(duì)于中國(guó)市場(chǎng)，Iyengar指出，重慶、深圳等很多城市存在著上百萬(wàn)臺(tái)視頻監(jiān)控?cái)z像機(jī)的需求。

　　賽靈思Virtex-7 2000T FPGA加速替代ASIC和ASSP

　　到賽靈思(Xilinx)總部采訪(fǎng)時(shí)，恰逢其全球最大容量的Virtex-7 2000T FPGA出貨，于是，幾乎所有話(huà)題都集中到這款最新解決方案上了。

　　Virtex-7 2000T有68億個(gè)晶體管，1954560個(gè)邏輯單元。“容量相當(dāng)于市場(chǎng)同類(lèi)最大28nm FPGA的2倍。”賽靈思副總裁Liam Madden在介紹自己的產(chǎn)品特性時(shí)沒(méi)有忘記捎帶上競(jìng)爭(zhēng)對(duì)手Altera。

　　我們知道，Altera在2011年4月中旬發(fā)布了有39億個(gè)晶體管、98萬(wàn)個(gè)邏輯單元的28nm Stratix V FPGA。看來(lái)，目前FPGA的應(yīng)用市場(chǎng)還是沒(méi)有足夠大到讓雙雄的精力只夠各理自家事，無(wú)暇顧及他人的程度。

　　由于采用2.5D堆疊硅片互聯(lián)(SSI) 技術(shù)，把4個(gè)FPGA die在無(wú)源硅中介層互連(見(jiàn)圖5)，因此實(shí)現(xiàn)了最大容量。并一反以前先出同系列里低端產(chǎn)品的做法，這次直接先出了高端產(chǎn)品。Virtex-7 2000T FPGA系統(tǒng)開(kāi)發(fā)板如圖所示。

　　Madden強(qiáng)調(diào)，Virtex-7 2000T的性能決定了其三大市場(chǎng)目標(biāo)：

　　一、加速替代2000萬(wàn)門(mén)的ASIC和ASSP。目前的芯片設(shè)計(jì)中，28nm ASIC或ASSP的NRE成本已經(jīng)超過(guò)了5000萬(wàn)美元，很多芯片廠(chǎng)商難以承受如此高昂的設(shè)計(jì)成本。而且這并沒(méi)有算上在設(shè)計(jì)過(guò)程中對(duì)ASIC進(jìn)行修改的情況，否則，設(shè)計(jì)成本還會(huì)大幅增加近一半。Virtex-7 2000T的容量相當(dāng)于2000萬(wàn)門(mén)級(jí)的ASIC，因此除了大批量市場(chǎng)，完全可以取代后者。在總投入成本差不多的前提下，Virtex-7 2000T的2年開(kāi)發(fā)時(shí)間比ASIC需要的3年縮短了1/3。另外，功耗不到30W，比ASIC通常的70W功耗低1倍以上。

　　二、大規(guī)模系統(tǒng)集成。對(duì)于現(xiàn)在用多個(gè)FPGA設(shè)計(jì)產(chǎn)品的情況，Virtex-7 2000T消除了電路板上不同IC間的I/O接口，降低了系統(tǒng)整體功耗。另外，可有效地進(jìn)行分區(qū)、布局規(guī)劃和優(yōu)化，實(shí)現(xiàn)最佳時(shí)序和性能。

　　三、ASIC原型和仿真的設(shè)計(jì)需求。由于軟件開(kāi)發(fā)在復(fù)雜系統(tǒng)開(kāi)發(fā)周期中常常要占用大量的時(shí)間，因此在 ASIC 完成后開(kāi)始軟件開(kāi)發(fā)，會(huì)耽誤整個(gè)系統(tǒng)的開(kāi)發(fā)進(jìn)度。Virtex-7 2000T 原型或模擬仿真平臺(tái)可使設(shè)計(jì)師馬上進(jìn)行SoC軟件開(kāi)發(fā)，加快產(chǎn)品的上市進(jìn)程。另外，IP廠(chǎng)商可用FPGA開(kāi)發(fā)新的IP模塊。