高速數(shù)據(jù)經(jīng)過長PCB導(dǎo)線傳輸時很容易受到介質(zhì)損耗的影響而發(fā)生畸變，靠傳統(tǒng)的設(shè)計規(guī)則很難解決GHz頻段面臨的許多SI/EMI設(shè)計問題。本文介紹了通過SpecctraQuest工具給出電路板的分層設(shè)計規(guī)則和損耗預(yù)測的方法，以及用Hspice工具驗證器件模型，并對去耦電容的選擇和布局進行電源和地平面分析，用Maxwell 2D和3D場求解工具獲得特殊布線/元件結(jié)構(gòu)的精確幾何參數(shù)。

隨著通信系統(tǒng)中高速板設(shè)計復(fù)雜性的日益提高，依賴某一種特定的CAD工具已經(jīng)無法在可接受的精度范圍內(nèi)完成整個設(shè)計仿真。PCB設(shè)計工程師和信號完整性（SI）設(shè)計工程師需要采用各種仿真工具。除了價格、性能、速度和精度始終是選擇工具集的主要準則之外，如何使用來自多家EDA工具軟件供應(yīng)商的CAD工具來實現(xiàn)設(shè)計目標(biāo)、SI和電磁干擾（EMI）設(shè)計規(guī)則，也是中國設(shè)計工程師關(guān)注的重要問題。一般而言，優(yōu)良的設(shè)計和SI/EMI分析工具的組合應(yīng)該包括：版圖設(shè)計工具、板級仿真器、精確的場求解工具以及詳細的仿真引擎。

本文所討論的工具包括：Allegro和SpecctraQuest、Hspice、Spicelink和HFSS：Allegro是目前通用的版圖設(shè)計工具；由于具備與Allegro相同的數(shù)據(jù)庫，SpecctraQuest被用做板級仿真的主要工具，避免了數(shù)據(jù)轉(zhuǎn)換的問題；Hspice是實現(xiàn)更精確分析的工具；Spicelink和HFSS提供2D和3D場解決方案，對各種互連幾何形狀進行分析（通孔、連接器等），特別是需要高頻分析的時候。

為了有效地利用現(xiàn)有的CAD工具，要在恰當(dāng)?shù)脑O(shè)計階段選用相應(yīng)的工具。本文以卡和主板之間傳輸率為2.5Gbps到12.5Gbps的高速通信系統(tǒng)為案例，介紹如何正確使用多種仿真工具來解決速度達到Gbps的PCB設(shè)計問題。

用SpecctraQuest建立設(shè)計規(guī)則

Allegro是版圖設(shè)計工具，SpecctraQuest是板級仿真工具，兩者組合的優(yōu)勢在于共享相同的龐大數(shù)據(jù)庫，采用相同的仿真引擎和類似的圖形用戶界面。由于Allegro和SpecctraQuest進一步集成，設(shè)計工程師就能夠在設(shè)計階段同時進行版圖設(shè)計和仿真。要使設(shè)計的卡和背板能傳輸2.5Gbps、邊沿速率為100ps-200ps的串行數(shù)據(jù)信號，必須掌握在該頻段的SI問題并加以有效地管理。需要了解的主要SI問題包括：趨膚效應(yīng)、介質(zhì)損耗、耦合以及驅(qū)動器預(yù)加重等。SpecctraQuest工具可以仿真和解決下列問題：

a．采用SignalExplorer工具進行預(yù)布局分析并提取重要節(jié)點。

隨著電路板的日益復(fù)雜化，預(yù)布局分析和設(shè)計規(guī)則設(shè)置越來越重要。采用SpecctraQuest電路圖提取工具，SignalExplorer能夠根據(jù)電路參數(shù)變化進行預(yù)布局分析，并能夠?qū)⒅匾木W(wǎng)絡(luò)節(jié)點提取到電路瀏覽器當(dāng)中，從而對布線和版圖后期設(shè)計進行檢查。與許多其它的電路級仿真工具一樣，SpecctraQuest的缺點之一是缺乏詳細的建模能力，換言之，IBIS模型是唯一可以采用的器件模型。因此，在SignalExplorer中進行分析之前，必須可靠地評估行為模型。

采用SignalExplorer可以解決下列問題：評估電路板分層的幾何尺寸、估計趨膚效應(yīng)和介質(zhì)引起的損耗、給出高速數(shù)據(jù)/時鐘容許的線長的設(shè)計規(guī)則、給出控制耦合的線間距、給出終端類型和數(shù)值以及所有差分對的最大失配長度。經(jīng)驗表明，從上述仿真獲得的設(shè)計規(guī)則能為工程布局和布線提供有價值的指南，從而極大地縮短設(shè)計周期并降低設(shè)計風(fēng)險。

b．損耗和補償

趨膚效應(yīng)和介質(zhì)損耗通常被認為是千兆數(shù)據(jù)傳輸板設(shè)計面臨的主要問題。趨膚效應(yīng)決定線的寬度，介質(zhì)損耗決定于構(gòu)成PCB的材料。要解決這兩個基本問題，板級仿真器必須具備處理具有頻率獨立參數(shù)的有損傳輸線的能力，SpecctraQuest就滿足這個要求。仿真和測量結(jié)果表明，在GHz頻段介質(zhì)損耗占主要地位。

在通信系統(tǒng)中，高速數(shù)據(jù)要經(jīng)過長的導(dǎo)線傳輸，因而很容易受到介質(zhì)損耗的影響而發(fā)生畸變。克服這種損耗影響的一個方法是采用均衡器和預(yù)加重器。均衡方法有幾種可供選擇，本文只討論采用無源元件的均衡電路。而因為大多數(shù)器件都內(nèi)建了均衡電路，IBIS類模型很難對其補償。

通過把無源元件從器件中分離出來放到電路板上，我們可以對均衡效應(yīng)進行仿真。利用SpecctraQuest分析修改后的網(wǎng)表，可以獲得均衡器應(yīng)用的通用指南。

當(dāng)介質(zhì)的影響不大時，均衡器不應(yīng)該發(fā)生作用。均衡器的作用是補償長互連線上的高頻成分損失。預(yù)加重可能會導(dǎo)致較短互連線的眼圖變壞。隨著互連線的增長，F(xiàn)R4板材的介質(zhì)損耗會越來越大。信號的高頻成分（對應(yīng)于陡峭的上升/下降沿）會消失，低頻成分則被保留下來。為了有效地使用預(yù)加重功能，必須首先估算信號傳輸路徑上互連線的長度，然后決定是否采取補償措施。對所有傳輸高速率的互連線都采取預(yù)加重處理并不是最優(yōu)化的。

表1比較了2.5Gbps信號通過不同長度的差分互連線時，預(yù)加重器處于開/關(guān)兩種狀態(tài)下眼圖窗口和抖動的差異。

c. GHz頻段的耦合

在數(shù)據(jù)率低于Gbps的時候，耦合一直是PCB設(shè)計中影響噪聲指標(biāo)的主要因素。由于耦合信號的頻率成分比入侵信號的頻率成分更高，所以其損耗比原始的Gbps信號受到的損耗要大，自然對噪聲指標(biāo)的影響就降低了。

大多數(shù)版圖設(shè)計工具根據(jù)由布線幾何形狀和材料決定的耦合系數(shù)來估算耦合的影響，這就導(dǎo)出了限制平行距離的線性估計公式，它降低了布線密度。事實上，在長的布線上耦合會達到飽和狀態(tài)。在估算過程中忽略飽和效應(yīng)會導(dǎo)出比需要量更密的布線設(shè)計規(guī)則。為此，要采用SpecctraQuest進行全面的仿真以決定設(shè)計中的耦合規(guī)則。

對于2.5Gbps數(shù)據(jù)，上升時間的典型值是150ps，飽和長度大約是300mil，這就是說，實際耦合線可以長于300mil而不增加耦合預(yù)算值。表2顯示了2.5Gbps速率、擺幅500mv、上升時間為110ps的信號的耦合飽和參數(shù)和損耗。耦合在大約300-400mil處達到飽和，因為損耗使其幅度在長布線上出現(xiàn)較大衰減。根據(jù)這一規(guī)律，設(shè)計工程師可以更有效地布線，而這一點比許多版圖設(shè)計工具給出的設(shè)計規(guī)則更有效。

用Maxwell 2D/3D設(shè)計復(fù)雜布線結(jié)構(gòu)

對于傳輸速率在10G到12.5Gpbs的較高速率，F(xiàn)R-4板材會產(chǎn)生很大的損耗，要采用其它損耗特性更佳的板材。如圖1所示為一種共面結(jié)構(gòu)的電路板，它被用于在電路板頂層傳輸10Gbps到12.5Gbps的數(shù)據(jù)，所用的板材為RO4350。該板材的介質(zhì)損耗很低，但是只能在頂層/底層布線，因而傳輸10GHz信號要用表層線。采用共面結(jié)構(gòu)信號的質(zhì)量比較好，EMI比較低。要采用3D 場求解工具計算線寬和間隔以確保50歐姆的線阻抗，使之與驅(qū)動電路輸出阻抗匹配?？梢圆捎肕axwell 3D場求解工具。

連接器的建模

信號以Gbps數(shù)據(jù)率傳輸時，通孔、連接器和相關(guān)的線頭會引起信號完整性問題，連接器和通孔效應(yīng)的精確建模和仿真對于預(yù)測信號質(zhì)量非常重要。

Maxwell 3D場求解工具用于提取連接器的VHDM和HSD模型，連接器模型建立后，要以SpecctraQuest DML格式嵌入，用于Hspice子電路進行板級仿真。一般來說，即使成功設(shè)計出來Gbps速率的卡，要設(shè)計傳輸速率達到5-10Gbps的背板仍然會面臨諸多挑戰(zhàn)。Maxwell場求解工具有助于為實現(xiàn)這樣的數(shù)據(jù)率創(chuàng)建連接器模型。

采用Hspice進行詳細分析

a. 采用Hspice進行電源層分析

在GHz頻段，電源的傳遞面臨新的挑戰(zhàn)，要采用精密建模技術(shù)和分析工具來獲得真實的（電源）平面響應(yīng)。Hspice是一個能夠?qū)崿F(xiàn)精密掃頻分析的工具，并具有基于晶體管的IC模型以便對感興趣的并發(fā)開關(guān)噪聲（SSN）進行仿真。

對于向高頻差分元件傳遞電源的電源層，可以采用傳輸線網(wǎng)孔模型來評估高頻時電源/地平面的行為。例如，要分析PCB中一對2英寸×2.5英寸的電源/接地平面， 平面間隔3.5mil，要求邊沿速率70ps，帶寬5GHz。一般的做法是根據(jù)某個主要的差分元件的參數(shù)指標(biāo)，每一個差分電源/接地平面對的目標(biāo)阻抗預(yù)算為272m？，傳輸線網(wǎng)孔模型用來確定電源？地平面的頻域響應(yīng)。對于1Gbps以上速率，建議要分別考慮有損和無損情況以確定在模型中加入介質(zhì)損耗的影響。

該模型用于進行Hspice仿真，得到的諧振頻率為1.2GHz，仿真結(jié)果表明：通過在電源/接地平面考慮介質(zhì)損耗問題，能夠極大地降低諧振振幅，有助于電源/接地平面的頻域響應(yīng)以達到目標(biāo)阻抗的要求。由于多數(shù)高速串行數(shù)據(jù)都是采用差分傳輸方式，該電源/接地平面專用于2.5Gbps差分信號的傳輸。理想情況下，差分元件因具有差分特性而不吸取瞬態(tài)電流。因此，實際上目標(biāo)阻抗可以更高一些，通過減少不必要的PCB層數(shù)，還可以避免超指標(biāo)要求進行設(shè)計。

b. 采用Hspice評估元件并進行高頻分析

盡管IBIS模型廣泛用于板級仿真，在新元件評估中，基于晶體管驅(qū)動器/接收器模型的分析仍然至關(guān)重要。隨著IC制造商越來越多地以Hspice加密形式提供基于晶體管的模型，Hspice逐漸成為元件評估的唯一工具。這樣的仿真應(yīng)該包括加載/卸載封裝效應(yīng)、以及器件不同類型和長度的驅(qū)動傳輸線。為此，需要制造商合作提供正確的模型并根據(jù)實際元件的情況修改模型。確定了元件之后，就可以根據(jù)最終Hspice模型和功能指標(biāo)創(chuàng)建和驗證IBIS模型。在更高的信號速率，例如10-12.5Gbps，行為模型不再有效，對于工作在該頻段的器件，試圖創(chuàng)建IBIS模型是沒有意義的。

仿真工具集成流程

根據(jù)上述研究和SI設(shè)計指南，我們成功地設(shè)計了收發(fā)速率達到12.5Gbps的電路板，該板向40Gbps器件傳送2.5Gbps速率的數(shù)據(jù)。前面已經(jīng)詳細討論了怎樣利用CAD工具解決不同的設(shè)計問題，然而，設(shè)計工程師通常忽視的一個問題是：在高速設(shè)計過程中，面對眾多的EDA工具何時選用何種工具？因此，設(shè)計過程中，應(yīng)該按照下列標(biāo)準的流程來集成仿真工具：

采用Hspice和SpecctraQuest開發(fā)SI模型；

采用Maxwell和SpecctraQuest開發(fā)電路板的分層策略、各層參數(shù)和布線模型；

采用Hspice進行去耦電容電源平面分析；

采用SpecctraQuest進行底層規(guī)劃、版圖指標(biāo)確定、預(yù)布線分析和布線后驗證。

為了高效地執(zhí)行這個流程，硬件設(shè)計工程師和設(shè)計管理人員必須掌握SI和EMI的基礎(chǔ)知識。

發(fā)展趨勢

目前，在EDA工具領(lǐng)域，除了針對特殊產(chǎn)品的專用信號完整性設(shè)計工具之外，采用集成手段以滿足高速PCB設(shè)計行業(yè)對EDA工具的迫切需求已經(jīng)成為提升設(shè)計行業(yè)技術(shù)水平的一個重要發(fā)展趨勢，這表現(xiàn)在以下幾個方面：

高速設(shè)計的疆界已經(jīng)由過去的通信產(chǎn)品擴展到移動電話、數(shù)碼影像之類的消費電子產(chǎn)品。EDA工具供應(yīng)商逐步認識到，他們所提供的工具解決方案必須速度更快，必須能夠解決更復(fù)雜的設(shè)計問題，必須高度集成以解決PCB設(shè)計行業(yè)面臨的全方位挑戰(zhàn)，從而縮短復(fù)雜高速電路板設(shè)計的周期。

隨著高速器件、連接器、集成電路應(yīng)用的日益增多，對集成多種建模語言的PCB信號完整性設(shè)計工具存在很大需求。Mentor Graphics公司的ICX 3.0就是一種可選的方案，它在單一仿真環(huán)境下支持SPICE、IBIS和VHDL-AMS的PCB信號完整性工具，從而避免因模型種類不同、采用多種不同來源的EDA工具集帶來的開發(fā)周期被拖延的問題。

隨著越來越多的高速PCB采用復(fù)雜封裝的IC，由于PCB和IC中包含有多重、任意形狀的電源/接地層、任意數(shù)量的過孔和信號線段，噪音、電源/接地層的反彈、共振、反射，以及導(dǎo)線線段與電源/接地層間的耦合問題將更加嚴重，PCB設(shè)計不可避免地要考慮IC的封裝因素，如何生成PCB和IC的頻域和時域模型，以便進行系統(tǒng)級仿真也是業(yè)界面臨的一個重要課題。在EDA工具內(nèi)部集成的全波分析引擎，通過對板級電磁場的特征分析來完成板級模型的量化和處理。