集成電路 (IC) 設(shè)計流程（特別是較舊的節(jié)點）曾經(jīng)認(rèn)為所繪即是交付物（設(shè)計到掩膜再到硅片）。而且在過去，只需電子設(shè)計自動化 (EDA) 行業(yè)提供些許幫助，晶圓代工廠就已經(jīng)能夠兌現(xiàn)這一假設(shè)。設(shè)計公司使用設(shè)計規(guī)則檢查 (DRC) 和版圖與電路圖對比 (LVS)驗證來確保物理版圖正確實現(xiàn)預(yù)期電路，并符合晶圓代工廠對工藝節(jié)點的物理制造要求。然而，即使版圖符合所有設(shè)計規(guī)則，制造過程中仍有可能出現(xiàn)性能和良率問題，這主要歸因于各種工藝期間輕微且不可避免的工藝變化。為了緩解這些制造工藝對最終硅片的影響，大多數(shù)設(shè)計公司都會應(yīng)用一組額外的可制造性設(shè)計 (DFM) 檢查，幫助預(yù)測給定設(shè)計如何針對制造工藝做出應(yīng)對。例如，工程師使用光刻友好設(shè)計(LFD) 仿真來發(fā)現(xiàn)版圖中任何可能在光刻工藝期間導(dǎo)致分辨率問題的區(qū)域。然后，他們可以采用光學(xué)鄰近效應(yīng)修正 (OPC) 之類的技術(shù)在制造前修改版圖，以確保印刷 IC 能夠準(zhǔn)確表示預(yù)期版圖。

當(dāng)然，嘗試手動進(jìn)行上述所有驗證是不可能的。確保電子 IC (EIC) 市場取得成功的一項主要開發(fā)成果是，出現(xiàn)了一個穩(wěn)定可靠的自動化驗證平臺。在EDA 工具中實施的驗證策略有助于保證 IC 的可制造性以及整個行業(yè)的 IC 設(shè)計標(biāo)準(zhǔn)化和優(yōu)化，這也造就了電子 IC 市場如今蓬勃發(fā)展的態(tài)勢。EDA 工具和技術(shù)與晶圓代工廠工藝設(shè)計套件 (PDK) 相結(jié)合，體現(xiàn)了給定工藝節(jié)點的制造規(guī)則和要求，是 “無晶圓廠”設(shè)計公司起源的核心組成部分。獨立晶圓代工廠的出現(xiàn)則是促使 EDA 行業(yè)崛起的根本因素；EDA 反過來促成了 CMOS 市場的快速發(fā)展，并成為該市場取得成功的關(guān)鍵因素。在此過程中，設(shè)計工具也在不斷發(fā)展，通過不同的抽象級別加速這一過程，同時協(xié)助確保正確的設(shè)計和版圖實現(xiàn)。布局布線 (P&R)等設(shè)計工具和方法以及各種設(shè)計組件（例如用于定制設(shè)計的 pcell），現(xiàn)在被廣泛用于推動設(shè)計流程不斷提升實現(xiàn)效率和成功率。

硅光子作為一種新興技術(shù)，有望克服通信和數(shù)據(jù)傳輸領(lǐng)域目前在速度、功耗和精度方面存在的一些限制。要兌現(xiàn)這一承諾并使光子 IC (PIC) 成為現(xiàn)有 EIC 技術(shù)的有力競爭者，唯有嘗試通過復(fù)用 CMOS 平臺，尤其是驗證 EDA 工具集，嘗試復(fù)制 EIC 領(lǐng)域的成功經(jīng)驗。然而，光子器件的性質(zhì)造成了一些限制，導(dǎo)致無法直接使用過去用于 EIC 的相同 EDA 工具集。這些限制正在促使 EDA 公司開發(fā)創(chuàng)新的變通方案，使設(shè)計公司能夠以新的方式使用其現(xiàn)有工具的功能來成功驗證PIC，而不是花費時間、精力和金錢來創(chuàng)建一套全新的獨立工具集。

雖然對 EIC 行業(yè)而言，PDK 及使用 PDK 的自動化設(shè)計和驗證流程已經(jīng)非常完善，但在 PIC 行業(yè)，它們?nèi)蕴幱陂_發(fā)階段。晶圓代工廠、EDA 供應(yīng)商和設(shè)計公司都在共同努力，為硅光子設(shè)計創(chuàng)建成功的自動化設(shè)計和驗證環(huán)境。

▲電子 IC 版圖與光子 IC 版圖對比驗證