什么是 IR-drop

看到標(biāo)題，剛剛接觸IC行業(yè)的童鞋可能會(huì)問(wèn)，什么是IR-drop？其實(shí)，IR這個(gè)詞并不是什么縮寫(xiě)，這里的I就是指電流，R是指電阻，他們放在一起相乘，得出來(lái)的結(jié)果就是電壓。所以說(shuō)IR drop就是指電壓降，哈哈，剛接觸芯片后端會(huì)看到太多縮寫(xiě)，突然來(lái)個(gè)IR一時(shí)會(huì)反應(yīng)不過(guò)來(lái)是電壓。

IR壓降是指出現(xiàn)在集成電路中電源和地網(wǎng)絡(luò)上電壓下降或升高的一種現(xiàn)象。隨著半導(dǎo)體工藝的演進(jìn)金屬互連線(xiàn)的寬度越來(lái)越窄，導(dǎo)致它的電阻值上升，所以在整個(gè)芯片范圍內(nèi)將存在一定的IR壓降。IR壓降的大小決定于從電源PAD到所計(jì)算的邏輯門(mén)單元之間的等效電阻的大小。

IR-drop分類(lèi)

• 靜態(tài)IR-drop

靜態(tài)IR drop現(xiàn)象產(chǎn)生的原因主要是電源網(wǎng)絡(luò)的金屬連線(xiàn)的分壓，是由于金屬連線(xiàn)的自身電阻分壓造成的。電流經(jīng)過(guò)內(nèi)部電源連線(xiàn)的時(shí)候產(chǎn)生電源壓降。所以靜態(tài)IR drop主要跟電源網(wǎng)絡(luò)的結(jié)構(gòu)和連線(xiàn)細(xì)節(jié)有關(guān)。因此靜態(tài)IR drop主要考慮電阻效應(yīng)，分析電阻的影響即可。

• 動(dòng)態(tài)IR-drop

動(dòng)態(tài)IR drop是電源在電路開(kāi)關(guān)切換的時(shí)候電流波動(dòng)引起的電壓壓降。這種現(xiàn)象產(chǎn)生在時(shí)鐘的觸發(fā)沿，時(shí)鐘沿跳變不僅帶來(lái)自身的大量晶體管開(kāi)關(guān)，同時(shí)帶來(lái)組合邏輯電路的跳變，往往在短時(shí)間內(nèi)在整個(gè)芯片上產(chǎn)生很大的電流，這個(gè)瞬間的大電流引起了IR drop現(xiàn)象。同時(shí)開(kāi)關(guān)的晶體管數(shù)量越多，越容易觸發(fā)動(dòng)態(tài)IR drop現(xiàn)象。

SoC設(shè)計(jì)中的每一個(gè)邏輯門(mén)單元的電流都會(huì)對(duì)設(shè)計(jì)中的其它邏輯門(mén)單元造成不同程度的IR壓降。如果連接到金屬連線(xiàn)上的邏輯門(mén)單元同時(shí)有翻轉(zhuǎn)動(dòng)作，那么因此而導(dǎo)致的IR壓降將會(huì)很大。然而，設(shè)計(jì)中的某些部分的同時(shí)翻轉(zhuǎn)又是非常重要的，例如時(shí)鐘網(wǎng)絡(luò)和它所驅(qū)動(dòng)的寄存器，在一個(gè)同步設(shè)計(jì)中它們必須同時(shí)翻轉(zhuǎn)。因此，一定程度的IR壓降是不可避免的。

IR壓降可能是局部或全局性的。當(dāng)相鄰位置一定數(shù)量的邏輯門(mén)單元同時(shí)有邏輯翻轉(zhuǎn)動(dòng)作時(shí)，就引起局部IR壓降現(xiàn)象，而電源網(wǎng)格某一特定部分的電阻值特別高時(shí)，例如R14遠(yuǎn)遠(yuǎn)超出預(yù)計(jì)時(shí)，也會(huì)導(dǎo)致局部IR壓降；當(dāng)芯片某一區(qū)域內(nèi)的邏輯動(dòng)作導(dǎo)致其它區(qū)域的IR壓降時(shí)，稱(chēng)之為全局現(xiàn)象。

IR-drop有什么影響？

IR壓降問(wèn)題的表現(xiàn)常常類(lèi)似一些時(shí)序甚至可能是信號(hào)的完整性問(wèn)題。如果芯片的全局IR壓降過(guò)高，則邏輯門(mén)就有功能故障，使芯片徹底失效，盡管邏輯仿真顯示設(shè)計(jì)是正確的。而局部IR壓降比較敏感，它只在一些特定的條件下才可能發(fā)生，例如所有的總線(xiàn)數(shù)據(jù)同步進(jìn)行翻轉(zhuǎn)，因此芯片會(huì)間歇性的表現(xiàn)出一些功能故障。而IR壓降比較普遍的影響就是降低了芯片的速度。試驗(yàn)表明，邏輯門(mén)單元上5%的IR壓降將使正常的門(mén)速度降低15%。

除了對(duì)芯片本身工作狀態(tài)產(chǎn)生影響外，電源噪聲還會(huì)對(duì)其他部分產(chǎn)生影響。比如電源噪聲會(huì)影響晶振、PLL、DLL的抖動(dòng)特性，A/D轉(zhuǎn)換電路的轉(zhuǎn)換精度等。由于最終產(chǎn)品工作溫度的變化以及生產(chǎn)過(guò)程中產(chǎn)生的不一致性，如果是由于電源噪聲產(chǎn)生的問(wèn)題，電路將非常難調(diào)試。

怎么解決IR-drop？

在實(shí)際為了保證輸出電壓的穩(wěn)定，需要在封裝、PCB上使用去耦電容和合理的電源平面與地平面對(duì)。從目前電源完整性分析的角度看，業(yè)內(nèi)普遍認(rèn)為在PCB上可以處理到最高到幾百兆赫茲電源完整性問(wèn)題，更高頻率的電源完整性問(wèn)題需要在芯片和封裝設(shè)計(jì)時(shí)解決。其次，在SoC內(nèi)部，電源/地網(wǎng)絡(luò)采用mesh網(wǎng)格設(shè)計(jì)。芯片內(nèi)部IR drop問(wèn)題可以通過(guò)仿真手段加以分析，目前主流做法分為靜態(tài)分析和動(dòng)態(tài)分析。靜態(tài)分析時(shí)，一般只考慮寄生電阻即可；動(dòng)態(tài)分析時(shí)還要考慮寄生電容和寄生電感的影響。

一般foundry廠(chǎng)家會(huì)提供電壓降的sign-off標(biāo)準(zhǔn)，比如靜態(tài)5%以?xún)?nèi)，動(dòng)態(tài)10%以?xún)?nèi)。以上數(shù)字只是舉例用，具體的標(biāo)準(zhǔn)要結(jié)合不同foundry不同工藝來(lái)看。在實(shí)際SoC設(shè)計(jì)中引起IR drop的原因有很多，有全局的，比如floor plan不合理，或者電源網(wǎng)絡(luò)密度不夠等等；也有局部的，比如某一小區(qū)域內(nèi)clock buffer太多，decap很少等等。相對(duì)應(yīng)的修復(fù)IR drop的方法也就有很多，要結(jié)合仿真結(jié)果，具體問(wèn)題具體分析了。