全球EDA行業(yè)發(fā)展歷程主流EDA廠商有哪些？

EDA軟件作為集成電路領(lǐng)域的基礎(chǔ)工具，全面貫穿集成電路設(shè)計(jì)、制造、封測(cè)等環(huán)節(jié)。芯片作為集成電路的載體，其設(shè)計(jì)與制造是細(xì)微而宏大的工程。對(duì)于芯片的設(shè)計(jì)與制造，EDA軟件可謂舉足輕重。本文全面系統(tǒng)地盤(pán)點(diǎn)了各類支撐芯片設(shè)計(jì)及制造各個(gè)環(huán)節(jié)的EDA軟件和國(guó)內(nèi)外主流廠商，敬請(qǐng)批評(píng)指正！ ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ?

EDA技術(shù)簡(jiǎn)述

EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）是指用于輔助完成大規(guī)模集成電路芯片的功能設(shè)計(jì)、綜合、驗(yàn)證、制造、封裝、測(cè)試整個(gè)流程的計(jì)算機(jī)軟件工具集群。 EDA是工業(yè)軟件行業(yè)中的一個(gè)細(xì)分行業(yè)。近期e-works隆重發(fā)布的《工業(yè)軟件與服務(wù)選型指南（第二版）》中提到，工業(yè)軟件是用于支撐工業(yè)企業(yè)產(chǎn)品研發(fā)、工藝規(guī)劃、制造、營(yíng)銷、采購(gòu)、運(yùn)營(yíng)和服務(wù)等核心業(yè)務(wù)的一系列工具類和管理類軟件的統(tǒng)稱，可分為研發(fā)數(shù)字化軟件、管理數(shù)字化軟件、工控軟件和工業(yè)基礎(chǔ)軟件四大類。其中EDA與CAD、CAE、CAM、PLM等軟件都?xì)w屬于工業(yè)軟件的研發(fā)數(shù)字化軟件類別。

狹義的EDA一般指芯片設(shè)計(jì)環(huán)節(jié)所需的軟件工具；廣義的EDA則包括從芯片設(shè)計(jì)、制造到封裝測(cè)試各環(huán)節(jié)所需的軟件工具。其涵蓋了電子設(shè)計(jì)、仿真、驗(yàn)證、制造全過(guò)程的所有技術(shù)，例如：系統(tǒng)設(shè)計(jì)與仿真，電路設(shè)計(jì)與仿真，PCB（印制電路板）設(shè)計(jì)與校驗(yàn)，IC版圖設(shè)計(jì)、驗(yàn)證和測(cè)試，數(shù)字邏輯電路設(shè)計(jì)，模擬電路設(shè)計(jì)，數(shù)?；旌显O(shè)計(jì)，SoC（芯片上系統(tǒng)）設(shè)計(jì)，PLD（可編程邏輯器件）設(shè)計(jì)，ASIC（專用集成電路）設(shè)計(jì)技術(shù)等。一般意義上來(lái)說(shuō)，從納米級(jí)的器件晶體管，到集成電路、顯卡、收音機(jī)、家用電器、手機(jī)電腦、車載電子系統(tǒng)，與電子設(shè)備和裝備相關(guān)的設(shè)計(jì)、仿真、驗(yàn)證等步驟，都和EDA息息相關(guān)。

綜上，本文將電路設(shè)計(jì)與仿真軟件、芯片設(shè)計(jì)與制造軟件、PCB設(shè)計(jì)軟件都?xì)w為EDA軟件的范疇。隨著大規(guī)模集成電路技術(shù)、計(jì)算機(jī)技術(shù)和電子系統(tǒng)設(shè)計(jì)技術(shù)的不斷進(jìn)步，EDA技術(shù)也獲得了飛速發(fā)展，應(yīng)用領(lǐng)域也變得越來(lái)越廣泛。其發(fā)展過(guò)程是現(xiàn)代電子設(shè)計(jì)技術(shù)的重要?dú)v史進(jìn)程，主要包括以下幾個(gè)階段：

圖1 全球EDA行業(yè)發(fā)展歷程

（資料來(lái)源：前瞻產(chǎn)業(yè)研究院）

主流EDA廠商巡禮

EDA軟件行業(yè)流傳著這么一句話：“誰(shuí)掌握了EDA的話語(yǔ)權(quán)，誰(shuí)就掌握了集成電路的命門(mén)，就可以對(duì)芯片行業(yè)的后來(lái)者降維打擊?！?/p>

（一）國(guó)際主流EDA廠商

眾所周知，全球EDA市場(chǎng)寡頭壟斷，集中度較高。新思科技Synopsys、楷登電子Cadence、西門(mén)子EDA和ANSYS被稱為EDA軟件的“四大金剛”。公開(kāi)資料顯示，其在全球EDA市場(chǎng)的占比接近80%。“四大金剛”的壟斷之勢(shì)，或是源于其能提供完整的EDA工具，覆蓋從前端設(shè)計(jì)、后端設(shè)計(jì)、仿真/驗(yàn)證直到流片的整套產(chǎn)品，形成設(shè)計(jì)的閉環(huán)；或是在擅長(zhǎng)的領(lǐng)域苦心經(jīng)營(yíng)，在芯片設(shè)計(jì)與制造流程的不同環(huán)節(jié)形成獨(dú)特優(yōu)勢(shì)，發(fā)揮著關(guān)鍵作用。此外，國(guó)際上還有Silvaco、Keysight、Altium、Zuken等EDA廠商，在各自擅長(zhǎng)的領(lǐng)域不斷深耕。

Synopsys：擁有最全面的產(chǎn)品線，為全球電子市場(chǎng)提供技術(shù)先進(jìn)的芯片設(shè)計(jì)與驗(yàn)證平臺(tái)。其優(yōu)勢(shì)產(chǎn)品在于數(shù)字芯片設(shè)計(jì)、邏輯、綜合等相關(guān)工具，如公司的邏輯綜合工具Design Compiler、靜態(tài)時(shí)序分析工具Prime Time、物理驗(yàn)證工具IC Validator等。 ?

? Cadence：由SDA Systems和ECAD兩家公司合并而來(lái)，產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、集成電路綜合及布局布線、物理驗(yàn)證、模擬混合信號(hào)及射頻集成電路設(shè)計(jì)、全定制集成電路設(shè)計(jì)、硬件仿真建模等。其優(yōu)勢(shì)產(chǎn)品在于模擬芯片設(shè)計(jì)相關(guān)工具。

西門(mén)子EDA：前身為Mentor Graphics，2016年被西門(mén)子收購(gòu)后，2021年正式更名為西門(mén)子EDA。其能提供完整的軟件和硬件設(shè)計(jì)解決方案，在后端布局布線領(lǐng)域較有優(yōu)勢(shì)。在PCB設(shè)計(jì)環(huán)節(jié)也有優(yōu)勢(shì)，如PowerPCB、Expedition PCB等產(chǎn)品在PCB設(shè)計(jì)領(lǐng)域都占有一席之地。 Ansys：2008年4月，已在機(jī)械制造仿真領(lǐng)域確立了王者地位的Ansys，以5.4億美元的價(jià)格，收購(gòu)了EDA廠商Ansoft（Ansoft在電路板的高頻仿真領(lǐng)域，建立了自己獨(dú)特的優(yōu)勢(shì)）。此次收購(gòu)后，Ansys具備了系統(tǒng)級(jí)和封裝級(jí)的仿真軟件，主要專注在芯片的簽核和仿真領(lǐng)域。其RedHawk軟件在半導(dǎo)體的功耗設(shè)計(jì)優(yōu)化及芯片供電領(lǐng)域具有舉足輕重的位置。

Silvaco：其產(chǎn)品用于TCAD工藝和器件仿真、Spice參數(shù)提取、電路仿真、全定制IC設(shè)計(jì)/驗(yàn)證等，專注于模擬/混合信號(hào)芯片設(shè)計(jì)領(lǐng)域。Silvaco將最優(yōu)產(chǎn)品與經(jīng)驗(yàn)豐富的技術(shù)支持和工程服務(wù)結(jié)合在一起，提供一套完備的模擬半導(dǎo)體工藝、器件和自動(dòng)化設(shè)計(jì)方案，用于CMOS、雙極、SiGe和復(fù)合材料技術(shù)等。其研發(fā)的器件建模工具Victory TCAD處于業(yè)界領(lǐng)導(dǎo)地位。

Keysight：是德科技是全球電子測(cè)試測(cè)量行業(yè)龍頭，專注于電子和光信號(hào)的測(cè)試測(cè)量，是通信產(chǎn)品設(shè)計(jì)領(lǐng)域領(lǐng)先的EDA廠商。其EDA工具套件可與器件建模、電路設(shè)計(jì)、電磁仿真、版圖功能和系統(tǒng)級(jí)建模等工具無(wú)縫集成。

Altium：致力于開(kāi)發(fā)基于PC的軟件，為印刷電路板（PCB）提供輔助設(shè)計(jì)。公司所推出的第一套DOS版本PCB設(shè)計(jì)工具被澳大利亞電子行業(yè)廣泛接受。隨著PCB設(shè)計(jì)包的成功，Altium開(kāi)始擴(kuò)大產(chǎn)品范圍，所生產(chǎn)的產(chǎn)品包括原理圖輸入、PCB自動(dòng)布線以及自動(dòng)PCB元件布局軟件。其電路原理圖設(shè)計(jì)工具Protel是目前EDA行業(yè)中操作快捷的輔助工具。

Zuken：是專門(mén)從事PCB/MCM/Hybrid和IC封裝設(shè)計(jì)軟件開(kāi)發(fā)、銷售和提供支持服務(wù)的EDA廠商，專注于PCB、線束和芯片封裝等領(lǐng)域。

圖2 全球EDA主流廠商的營(yíng)業(yè)額

（來(lái)源：CIMdata）

（二）國(guó)內(nèi)EDA廠商

隨著5G、人工智能、自動(dòng)駕駛等新興技術(shù)的產(chǎn)業(yè)化加速，芯片需求量隨之激增，在中國(guó)半導(dǎo)體市場(chǎng)蓬勃發(fā)展下，國(guó)內(nèi)EDA的需求增長(zhǎng)更加迅猛。在國(guó)外幾乎壟斷的大環(huán)境下，近年來(lái)國(guó)內(nèi)誕生了一大批自主EDA廠商。與此同時(shí)，國(guó)產(chǎn)EDA也成為資本市場(chǎng)關(guān)注的焦點(diǎn)，以華大九天、概倫電子、廣立微等為代表的國(guó)內(nèi)EDA廠商們已成功上市。國(guó)家戰(zhàn)略層面的重視，地方扶持政策的相繼落地，資本市場(chǎng)的追捧，讓大家深刻地認(rèn)識(shí)到了國(guó)產(chǎn)EDA的價(jià)值。 華大九天：可提供模擬/數(shù)模混合芯片設(shè)計(jì)全流程解決方案、數(shù)字SoC芯片設(shè)計(jì)與優(yōu)化解決方案、晶圓制造專用EDA工具和平板顯示設(shè)計(jì)全流程解決方案。其產(chǎn)品具體包括原理圖和版圖編輯工具Aether、電路仿真工具ALPS、物理驗(yàn)證工具Argus、寄生參數(shù)提取工具RCExplore、單元庫(kù)特征化提取工具Liberal等。華大九天已于2022年7月29日在深交所上市，登陸創(chuàng)業(yè)板。

圖3 華大九天模擬電路設(shè)計(jì)EDA工具

（圖源：華大九天官網(wǎng)）

概倫電子：能夠提供高端半導(dǎo)體器件建模、大規(guī)模高精度集成電路仿真和優(yōu)化、低頻噪聲測(cè)試和一體化半導(dǎo)體參數(shù)測(cè)試解決方案，致力打造存儲(chǔ)器設(shè)計(jì)全流程EDA工具。其在集成電路制造和設(shè)計(jì)的器件建模和電路仿真兩大關(guān)鍵環(huán)節(jié)打造了關(guān)鍵工具，能夠支持7nm/5nm/3nm等先進(jìn)工藝節(jié)點(diǎn)。概倫電子于2021年11月28日在上交所科創(chuàng)板上市。

圖4 概倫電子電路設(shè)計(jì)平臺(tái)

（圖源：概倫電子官網(wǎng)）

廣立微：廣立微電子專注于芯片成品率提升和電性測(cè)試快速監(jiān)控技術(shù)，提供EDA軟件、電路IP、WAT電性測(cè)試設(shè)備以及與芯片成品率提升技術(shù)相結(jié)合的整套解決方案。其在集成電路設(shè)計(jì)到量產(chǎn)的整個(gè)產(chǎn)品周期內(nèi)實(shí)現(xiàn)芯片性能、成品率、穩(wěn)定性的提升。廣立微于2022年8月5日深交所創(chuàng)業(yè)板上市。

九同方：圍繞射頻集成電路設(shè)計(jì)全流程的主要環(huán)節(jié)，規(guī)劃了9 款EDA點(diǎn)工具，致力于研發(fā)完整的“射頻 EDA 系列軟件”。

芯和半導(dǎo)體：芯和半導(dǎo)體（前身為芯禾科技），專注EDA軟件、集成無(wú)源器件IPD和系統(tǒng)級(jí)封裝SiP微系統(tǒng)的研發(fā)。其EDA產(chǎn)品以仿真為主，集首創(chuàng)革命性的電磁場(chǎng)仿真器、人工智能與云計(jì)算等一系列前沿技術(shù)于一身，提供覆蓋芯片、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案。

芯華章：芯華章提供全面覆蓋數(shù)字芯片驗(yàn)證需求的五大產(chǎn)品線，包括：硬件仿真系統(tǒng)、FPGA原型驗(yàn)證系統(tǒng)、智能驗(yàn)證、形式驗(yàn)證以及邏輯仿真。其產(chǎn)品突破了當(dāng)前國(guó)內(nèi)EDA無(wú)法支持?jǐn)?shù)字芯片驗(yàn)證全流程的現(xiàn)狀，在實(shí)現(xiàn)多工具協(xié)同、降低EDA使用門(mén)檻的同時(shí)，提高芯片整體驗(yàn)證效率。

行芯科技：行芯科技致力于從傳統(tǒng)工藝到先進(jìn)工藝，為IC設(shè)計(jì)企業(yè)提供領(lǐng)先的Signoff工具鏈和解決方案。2021年，行芯科技基于FinFET先進(jìn)工藝的全芯片參數(shù)提取解決方案GloryEX，成功通過(guò)三星先進(jìn)工藝的高標(biāo)準(zhǔn)認(rèn)證，是國(guó)內(nèi)唯一通過(guò)認(rèn)證的Signoff精度提取工具。

圖5 行芯科技寄生參數(shù)提取工具GloryEX

（圖源：行芯科技官網(wǎng)）

國(guó)微思爾芯：國(guó)微思爾芯是業(yè)內(nèi)領(lǐng)先的快速原型驗(yàn)證及仿真系統(tǒng)的EDA工具研發(fā)、銷售及設(shè)計(jì)服務(wù)提供商。其聚焦于EDA領(lǐng)域數(shù)字芯片的前端驗(yàn)證，為國(guó)內(nèi)外客戶提供原型驗(yàn)證系統(tǒng)和驗(yàn)證云服務(wù)等解決方案。此外，國(guó)內(nèi)還涌現(xiàn)出許多優(yōu)秀的EDA廠商，例如嘉立創(chuàng)、宇微光學(xué)、望友科技、阿卡思微電子、若貝電子、超逸達(dá)科技、藍(lán)海微科技、珂晶達(dá)、鴻芯微納、英諾達(dá)、芯行紀(jì)、智芯仿真、合見(jiàn)工軟、立芯軟件、比昂芯、亞科鴻禹、法動(dòng)科技、飛譜電子、全芯智造、芯愿景、圖元軟件、巨霖微電子、速石科技、銳成芯微、伴芯科技、凱鼎電子、深維科技、奇捷科技、創(chuàng)聯(lián)智軟、湯谷智能、復(fù)旦微電子、鴻之微、玖熠半導(dǎo)體、亞科鴻禹、睿晶聚源等，各廠商憑借著點(diǎn)工具的優(yōu)勢(shì)，正朝著局部解決方案、全流程解決方案方向發(fā)展。

主流EDA軟件工具梳理

EDA軟件技術(shù)的進(jìn)步和應(yīng)用一直以來(lái)是推動(dòng)芯片設(shè)計(jì)成本保持在合理范圍的重要方式。EDA是芯片設(shè)計(jì)和制造流程的支撐，是芯片設(shè)計(jì)方法學(xué)的載體，也是連接設(shè)計(jì)和制造兩個(gè)環(huán)節(jié)的紐帶和橋梁。一個(gè)完整的芯片設(shè)計(jì)和制造流程主要包括工藝平臺(tái)開(kāi)發(fā)、芯片設(shè)計(jì)和芯片制造三個(gè)階段。工藝平臺(tái)開(kāi)發(fā)階段主要由晶圓廠主導(dǎo)完成，在其完成半導(dǎo)體器件和制造工藝的設(shè)計(jì)后，建立半導(dǎo)體器件的模型并通過(guò)PDK（Process Design Kit，工藝設(shè)計(jì)套件）或建立IP和標(biāo)準(zhǔn)單元庫(kù)等方式提供給芯片設(shè)計(jì)企業(yè)。芯片設(shè)計(jì)階段主要由芯片設(shè)計(jì)企業(yè)主導(dǎo)完成，其基于晶圓廠提供的PDK或IP和標(biāo)準(zhǔn)單元庫(kù)進(jìn)行電路設(shè)計(jì)、仿真驗(yàn)證和物理實(shí)現(xiàn)。芯片制造階段主要由晶圓廠根據(jù)物理實(shí)現(xiàn)后設(shè)計(jì)文件完成制造。上述芯片設(shè)計(jì)與制造的主要階段均需要對(duì)應(yīng)的EDA軟件作為支撐，包括用于制程工藝平臺(tái)開(kāi)發(fā)和芯片制造兩個(gè)階段的制造類EDA軟件，以及支撐芯片設(shè)計(jì)階段的設(shè)計(jì)類EDA軟件。

圖6 EDA軟件對(duì)芯片設(shè)計(jì)和制造環(huán)節(jié)的支撐作用根據(jù)使用階段的不同，EDA軟件可以分為芯片設(shè)計(jì)類EDA軟件和芯片制造類EDA軟件兩個(gè)主要大類。

芯片設(shè)計(jì)類EDA軟件：根據(jù)處理的信號(hào)不同，可分為數(shù)字芯片設(shè)計(jì)類EDA軟件和模擬芯片設(shè)計(jì)類EDA軟件。由于處理上述兩類不同信號(hào)的集成電路在形態(tài)、功能、設(shè)計(jì)流程及設(shè)計(jì)方法學(xué)等方面上差異較大，因此可按照數(shù)字芯片和模擬芯片各自在設(shè)計(jì)時(shí)所使用的EDA軟件產(chǎn)品進(jìn)行分類。

芯片制造類EDA軟件：主要指晶圓廠在工藝平臺(tái)開(kāi)發(fā)階段和晶圓生產(chǎn)階段使用的，用于支撐其完成半導(dǎo)體器件/制造工藝開(kāi)發(fā)、器件建模和PDK等環(huán)節(jié)。該類工具能夠幫助晶圓廠完成半導(dǎo)體器件和制造工藝的設(shè)計(jì)，建立半導(dǎo)體器件的模型并通過(guò)PDK或建立IP和標(biāo)準(zhǔn)單元庫(kù)等方式提供給芯片設(shè)計(jì)企業(yè)，并在后續(xù)根據(jù)物理實(shí)現(xiàn)后的設(shè)計(jì)文件完成制造時(shí)，優(yōu)化制造流程，提高量產(chǎn)良率。

圖7 芯片制造各階段所需的EDA軟件類別

（一）芯片設(shè)計(jì)類EDA軟件

1.數(shù)字芯片設(shè)計(jì)類EDA軟件

數(shù)字芯片設(shè)計(jì)類EDA軟件主要用于數(shù)字芯片設(shè)計(jì)環(huán)節(jié)，包括架構(gòu)設(shè)計(jì)、RTL（Register Transfer Level，寄存器傳輸級(jí)）編碼、仿真驗(yàn)證、邏輯綜合、STA（Static Timing Analysis，靜態(tài)時(shí)序分析）、物理驗(yàn)證等工具。架構(gòu)設(shè)計(jì)即按照要求，對(duì)整體的設(shè)計(jì)劃分模塊，確定芯片規(guī)格并做好總體設(shè)計(jì)方案，是最高層次的抽象描述，通常是給出系統(tǒng)的時(shí)序圖及各子模塊之間的數(shù)據(jù)流圖。此步驟主流的EDA軟件有Cadence的Virtuso，西門(mén)子EDA的Tanner S-Edit，Synopsys的Custom Compiler，華大九天的Aether SE、概倫電子的NavisPro等。

RTL編碼是將系統(tǒng)功能結(jié)構(gòu)化。通常以RTL代碼（VHDL、Verilog、System Verilog等硬件描述語(yǔ)句）、原理圖、邏輯圖等表示設(shè)計(jì)結(jié)果，完成相關(guān)設(shè)計(jì)規(guī)范的代碼編寫(xiě)，并保證代碼的可綜合、可讀性，同時(shí)還需要考慮相關(guān)模塊的復(fù)用性。此步驟主流的EDA軟件有Cadence的Xcelium，西門(mén)子EDA的Modelsim，Synopsys的VCS等。仿真驗(yàn)證是對(duì)RTL級(jí)的代碼進(jìn)行設(shè)計(jì)驗(yàn)證，檢驗(yàn)設(shè)計(jì)功能的正確性，是否滿足規(guī)格中的所有要求。此步驟可以用到的EDA軟件主要有Cadence的Spectre、APS、XPS，西門(mén)子EDA的AFS、ELDO，Synopsys的HSPICE、XA、Finesim，華大九天的ALPS、ALPS-GT，芯華章的GalaxSim等。邏輯綜合步驟是芯片前端設(shè)計(jì)中的核心環(huán)節(jié)，指將數(shù)字電路RTL的Verilog HDL/VHDL文件“綜合”為描述設(shè)計(jì)結(jié)構(gòu)的門(mén)級(jí)（Gate-Level Netlist）Verilog HDL/VHDL文件，將RTL和根據(jù)設(shè)計(jì)需求編寫(xiě)的約束文件以及庫(kù)文件作為輸入綜合出門(mén)級(jí)網(wǎng)表。簡(jiǎn)單說(shuō)，邏輯綜合=翻譯+映射+優(yōu)化。此步驟可以用的EDA軟件主要有Cadence的Genus，西門(mén)子EDA的Precision RTL，Synopsys的Design Compiler、Fusion Compiler、Synplify等。 STA是對(duì)電路的檢查驗(yàn)證，檢查所有時(shí)序路徑是否滿足，檢查所有觸發(fā)器是否滿足建立時(shí)間和保持時(shí)間。

在數(shù)字芯片設(shè)計(jì)中，每對(duì)實(shí)際的電路和期間進(jìn)行修改，都需要重新跑一次STA，確保電路在時(shí)序上是正確的。此步驟主流的EDA軟件有Cadence的Tempus，西門(mén)子EDA的Velocity，Synopsys的Prime Time，華大九天的ICExplorer-XTime、概倫電子的TRASTA等。物理驗(yàn)證。驗(yàn)證工作貫穿整個(gè)設(shè)計(jì)過(guò)程。芯片設(shè)計(jì)可以劃分為前端（邏輯設(shè)計(jì)）與后端（物理設(shè)計(jì)），實(shí)現(xiàn)過(guò)程中將不斷對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，優(yōu)化可能改變邏輯描述方式和結(jié)構(gòu)，存在引入錯(cuò)誤的風(fēng)險(xiǎn)，所以驗(yàn)證貫穿整個(gè)設(shè)計(jì)過(guò)程。此步驟可以用到的EDA軟件主要有Cadence的Pegasus，西門(mén)子EDA的Calibre，Synopsys的IC Validator，Ansys的Redhawk，Altium的Protel，華大九天的Empyrean Skipper，概倫電子的NanoDesigner iV，芯華章的FusionVerify Platform、GalaxFV等。

2.模擬芯片設(shè)計(jì)類EDA軟件

相比較而言，模擬芯片設(shè)計(jì)的自動(dòng)化程度低于數(shù)字芯片設(shè)計(jì)。模擬芯片設(shè)計(jì)類EDA軟件主要包括用于電路設(shè)計(jì)、仿真驗(yàn)證、版圖設(shè)計(jì)、寄生參數(shù)提取、物理驗(yàn)證等環(huán)節(jié)的工具。電路設(shè)計(jì)。對(duì)于模擬芯片設(shè)計(jì)而言，設(shè)計(jì)時(shí)不能使用Verilog代碼，只能用圖形化的方法進(jìn)行設(shè)計(jì)，這也是模擬芯片與數(shù)字芯片在設(shè)計(jì)中的最大區(qū)別。此步驟通常需要根據(jù)所需功能和性能要求來(lái)確定電路結(jié)構(gòu)和參數(shù)，然后使用相應(yīng)的工具進(jìn)行模擬和驗(yàn)證，不斷進(jìn)行調(diào)整和優(yōu)化，直到滿足設(shè)計(jì)要求為止。

此步驟可以用到的EDA軟件主要有Cadence的Virtuso，西門(mén)子EDA的Tanner S-Edit，Synopsys的Custom Compiler，Zuken的CR-8000 Design Gateway，華大九天的Aether SE、概倫電子的NanoDesigner SE，廣立微的SmtCell，九同方的eSchema等。仿真驗(yàn)證。與數(shù)字芯片設(shè)計(jì)中的“仿真驗(yàn)證”類似，即進(jìn)行設(shè)計(jì)驗(yàn)證，檢驗(yàn)設(shè)計(jì)功能的正確性，是否滿足規(guī)格中的所有要求。此步驟可以用到的EDA軟件主要有Cadence的Spectre、APS、XPS，西門(mén)子EDA的AFS、ELDO，Synopsys的HSPICE、XA、Finesim，華大九天的ALPS、ALPS-GT，概倫電子的NanoSpice、NanoSpice Giga、NanoSpice Pro，九同方的eSpice等。版圖設(shè)計(jì)。這里的版圖并不是電路圖，而是交給芯片制造廠用于制作掩膜版的設(shè)計(jì)圖紙。版圖設(shè)計(jì)的要點(diǎn)包括：根據(jù)設(shè)計(jì)要求選擇合適的工藝庫(kù)；了解器件庫(kù)中每個(gè)元件的特性和參數(shù)；進(jìn)行DRC（Design Rule Check，設(shè)計(jì)規(guī)則檢查）、LVS（Layout Versus Schematic，電路圖版圖對(duì)照檢查）等驗(yàn)證工作，確保設(shè)計(jì)符合工藝規(guī)范和原理圖；合理布局；執(zhí)行信號(hào)線編輯和優(yōu)化，縮短信號(hào)傳輸路徑和降低信號(hào)衰減；優(yōu)化功耗、面積和性能等指標(biāo)。

版圖設(shè)計(jì)可以用到的EDA軟件主要有Cadence的Virtuoso，西門(mén)子EDA的Tanner L-Edit，Synopsys的Laker，華大九天的Aether LE，概倫電子的NanoDesigner LS等。寄生參數(shù)提取是指經(jīng)過(guò)版圖設(shè)計(jì)之后，根據(jù)工藝特點(diǎn)與參數(shù)，提取出包含描述各種線上電阻、電容以及寄生電阻電容的網(wǎng)表文件。提取出的網(wǎng)表文件既可以作為L(zhǎng)VS檢查中的版圖信息文件，也可以用來(lái)進(jìn)行后仿真。此步驟可以用到的EDA軟件主要有Cadence的QRC，西門(mén)子EDA的Calibre XRC，Synopsys的Star-RC，Silvaco的Clever、EXACT、QUEST、Hipex、ClarityRLC，華大九天的RCExplorer，行芯科技的GloryEX、GloryBolt等。

物理驗(yàn)證作用同上文。此步驟可以用到的EDA軟件主要有Cadence的Dracula、PVS，西門(mén)子EDA的Calibre，Synopsys的Hercules，華大九天的Empyrean Argus、概倫電子的NanoDesigner iV，廣立微的TCMagic，芯華章的FusionVerify Platform等。

（二）芯片制造類EDA軟件

芯片制造類軟件大致包括單元庫(kù)軟件、器件建模軟件、工藝設(shè)計(jì)套件軟件（PDK）、計(jì)算光刻軟件、良率分析軟件、封裝建模軟件等。單元庫(kù)軟件。標(biāo)準(zhǔn)單元庫(kù)常常被應(yīng)用于數(shù)字信號(hào)處理、圖形處理和網(wǎng)絡(luò)處理等領(lǐng)域的芯片設(shè)計(jì)。在這些領(lǐng)域中，設(shè)計(jì)人員可以使用標(biāo)準(zhǔn)單元庫(kù)來(lái)加速數(shù)字信號(hào)的數(shù)字化、處理和傳輸，提高設(shè)計(jì)效率、改善電路性能。單元庫(kù)工具主要包括Cadence的Liberate，西門(mén)子EDA的Solido，Synopsys的SiliconSmart，華大九天的Liberal、Qualib，概倫電子的NanoCell、LibWiz等。器件建模軟件。晶圓廠進(jìn)行工藝平臺(tái)的開(kāi)發(fā)時(shí)，不斷對(duì)器件的設(shè)計(jì)和工藝的實(shí)現(xiàn)進(jìn)行優(yōu)化，確保各類半導(dǎo)體元器件能實(shí)現(xiàn)大規(guī)模制造。

同時(shí)保證各類元器件的特性能夠到達(dá)預(yù)定指標(biāo)后，進(jìn)行電學(xué)特性的測(cè)試，并利用器件建模EDA軟件建立晶圓制造所需的各種器件的模型，這個(gè)過(guò)程就是器件建模。器件建模工具主要有Silvaco的Victory TCAD，Keysight的MBP、MQA、IC-CAP，華大九天的XModel，概倫電子的BSIMProPlus、SDEP、MeQLab、Me-Pro，九同方的ePCD等。 PDK軟件。一套PDK包含同一工藝平臺(tái)所有元件庫(kù)、模型文件、設(shè)計(jì)規(guī)則等信息，用于支持設(shè)計(jì)流程中的電路原理圖設(shè)計(jì)、版圖設(shè)計(jì)和后端驗(yàn)證等各個(gè)環(huán)節(jié)。PDK工具主要有華大九天的PDK Build&QA，概倫電子的PCellLab、PQLab，芯和半導(dǎo)體的iModeler、iVerifier等。計(jì)算光刻軟件。

荷蘭***巨頭ASML對(duì)計(jì)算光刻的解釋是，利用計(jì)算機(jī)建模、仿真和數(shù)據(jù)分析等手段，來(lái)預(yù)測(cè)、校正、優(yōu)化和驗(yàn)證光刻工藝在一系列圖案、工藝和系統(tǒng)條件下的成像性能。計(jì)算光刻通常包括OPC（光學(xué)鄰近效應(yīng)修正）、SMO（光源-掩膜協(xié)同優(yōu)化技術(shù)）、MPT（多重圖形技術(shù)）、ILT（反演光刻技術(shù)）四大技術(shù)。計(jì)算光刻工具主要有西門(mén)子EDA的Calibre，Synopsys的Proteus、Synthesis，宇微光學(xué)的OPC軟件等。良率分析軟件。簡(jiǎn)單的說(shuō)，芯片良率就是晶圓上合格芯片數(shù)量與芯片總數(shù)的比值，這個(gè)數(shù)值越大，說(shuō)明有用芯片數(shù)量越多，浪費(fèi)越少，成本也就越低。良率分析工具是芯片良率的重要保障。良率分析工具主要有Cadence的CMP Predictor、Integrated Virtual Metal Fill，西門(mén)子EDA的CMP ModeI Builder、CMP Analyzer、Yield Enhancer Smart Fill、Calibre LFD，Synopsys的Yield Explorer、Odyssey、Yield Manager、Avalon，廣立微的ICSpider等。封裝建模軟件。

芯片封裝的主要作用是給微小精密、易受損的芯片裸片提供一個(gè)堅(jiān)固耐用的保護(hù)殼，同時(shí)把裸片上密集微小的電信號(hào)觸點(diǎn)與封裝外較大的電信號(hào)引腳或焊點(diǎn)相連，以便芯片可以方便地焊接在電子元件中。芯片封裝建模工具主要包括西門(mén)子EDA的Xpedition Package Designer，Altium的Altium Designer，Zuken的CR8000，概倫電子的PadInspector，芯和半導(dǎo)體的Metis、Hermes等。

本文主要以支撐芯片設(shè)計(jì)及制造各環(huán)節(jié)的EDA軟件盤(pán)點(diǎn)為主，但不可忽略的是，EDA除了在芯片設(shè)計(jì)中發(fā)揮巨大作用之外，在PCB板級(jí)設(shè)計(jì)中也有十分重要的應(yīng)用。PCB類EDA軟件種類很多，如Cadence的OrCAD、PSD、Allegro，西門(mén)子EDA的PowerPCB、Expedition PCB，Altium的Altium Designer、CircuitMaker，Zuken的CadStart、CR-8000 Design Force，以及國(guó)產(chǎn)PCB設(shè)計(jì)軟件“嘉立創(chuàng)EDA”，望友科技的DFM Expert，芯易澤科技的EasyEDA，華秋電子的華秋DFM等。各EDA廠商的軟件工具對(duì)各個(gè)環(huán)節(jié)的覆蓋程度詳見(jiàn)下表1及表2。

表1 國(guó)際EDA廠商及其軟件工具

表2 國(guó)內(nèi)EDA廠商及其軟件工具

結(jié)語(yǔ) ? ? ?

從表1、2中不難發(fā)現(xiàn)，在很多點(diǎn)工具上，我國(guó)已經(jīng)實(shí)現(xiàn)了從0到1的突破，且各有所長(zhǎng)。國(guó)內(nèi)EDA廠商多點(diǎn)布局，正逐步形成產(chǎn)業(yè)生態(tài)。然而，與國(guó)際EDA軟件巨頭相比，國(guó)內(nèi)EDA廠商在產(chǎn)品系統(tǒng)性、技術(shù)先進(jìn)性等方面仍存在一定差距，且國(guó)產(chǎn)EDA雖然在器件建模、PDK等單點(diǎn)領(lǐng)域?qū)崿F(xiàn)了突破，但并未能提供一套完整的全流程工具鏈。在摩爾定律的驅(qū)動(dòng)下，芯片更新?lián)Q代速度很快，集成度越來(lái)越高，對(duì)功耗、響應(yīng)速度等要求也越來(lái)越嚴(yán)苛。作為芯片上游設(shè)計(jì)軟件的EDA軟件，則扮演著越來(lái)越重要的角色。自主創(chuàng)新，才是我國(guó)電子信息產(chǎn)業(yè)的立身之本，我國(guó)EDA廠商需要在全行業(yè)、全流程、全工具等多方面持續(xù)改進(jìn)，才能在產(chǎn)業(yè)蓬勃發(fā)展的大潮中奮勇?tīng)?zhēng)先。說(shuō)明：本文中各EDA廠商的軟件工具盤(pán)點(diǎn)由e-works基于公開(kāi)信息所得，若有遺漏，歡迎與e-works聯(lián)系補(bǔ)充（weidie@e-works.net.cn），我們將在未來(lái)發(fā)布的版本中進(jìn)行增補(bǔ)與完善，謝謝。

編輯：黃飛

閱讀全文