SRAM的基礎(chǔ)電路及原理分析

硬件面試的時(shí)候，看到應(yīng)聘者簡(jiǎn)歷上寫著，有過AMD工作或?qū)嵙?xí)經(jīng)歷，熟悉CPU和內(nèi)存。于是我問，那請(qǐng)你畫一下SRAM和DRAM的基本cell出來(lái)，然后簡(jiǎn)要說一下工作原理及特點(diǎn)，但是沒能說出來(lái)。

有不少人這兩個(gè)基本單元畫不出來(lái)，不能算熟悉CPU和內(nèi)存，這兩個(gè)深究下來(lái)就太復(fù)雜了，不展開說，本文主要分析SRAM相關(guān)的基礎(chǔ)電路及原理分析，便于大家更好的理解。

先上SRAM和DRAM的電路基本單元，如下圖

從上圖可以看到二者最明顯的區(qū)別就是，SRAM的結(jié)構(gòu)比DRAM的要復(fù)雜很多，這也就造成了SRAM會(huì)比DRAM貴很多。對(duì)比二者，區(qū)別如下

大家都知道，CPU是負(fù)責(zé)運(yùn)算和處理的，而存儲(chǔ)器則是負(fù)責(zé)交換數(shù)據(jù)的。有人是這么比喻的（場(chǎng)景是工程師的工作），說CPU就是工程師本人，內(nèi)存就像是工作臺(tái)，需要及時(shí)處理的東西需要先拿到工作臺(tái)上才方便處理。那么硬盤是什么呢？硬盤就像柜子，存放電子器件儀器用的倉(cāng)庫(kù)，存東西。

存儲(chǔ)器有兩個(gè)基本的構(gòu)成單元，SRAM 和 DRAM，充分理解這兩個(gè)概念以及電路原理，對(duì)于學(xué)習(xí)應(yīng)用CPU構(gòu)架以及DDR非常有用。DRAM就是動(dòng)態(tài)（Dynamic）隨機(jī)存儲(chǔ)器，SRAM是靜態(tài)（Static）隨機(jī)存儲(chǔ)器。這一動(dòng)一靜的本質(zhì)是什么呢？先說靜態(tài)隨機(jī)存儲(chǔ)器，它是利用如D觸發(fā)器的結(jié)構(gòu)來(lái)完成數(shù)據(jù)的讀取與寫入的，資料的寫入不需要刷新動(dòng)作，這樣不需要刷新動(dòng)作的就成為靜態(tài)。同時(shí)，這樣使得控制器設(shè)計(jì)很簡(jiǎn)單，存取的速度比DRAM快很多。適合于高速存儲(chǔ)的應(yīng)用場(chǎng)景比如CPU的cache緩存。

理解了靜態(tài)隨機(jī)存儲(chǔ)器之后，動(dòng)態(tài)隨機(jī)存儲(chǔ)器就好理解了。動(dòng)態(tài)就是指利用電容的充放電來(lái)實(shí)現(xiàn)資料的寫入與讀取動(dòng)作，因?yàn)殡娙輹?huì)慢慢放電，如果放電到閾值以下，數(shù)據(jù)可能就會(huì)丟失了，因此需要每隔一段時(shí)間來(lái)做刷新的動(dòng)作，以保持資料的完整性。最常見的就是手機(jī)和電腦的內(nèi)存了。

1 第一層認(rèn)識(shí)—一個(gè)D觸發(fā)器構(gòu)成最簡(jiǎn)單 SRAM

首先，可以從最基礎(chǔ)數(shù)字電路開始。有一個(gè)很基本但是深刻且直接的認(rèn)識(shí)：SRAM cell最簡(jiǎn)單的構(gòu)成單元就是一個(gè)D觸發(fā)器，如下圖所示，D觸發(fā)器是數(shù)字電路系統(tǒng)里面的一個(gè)基本單元。

1 bit的SRAM單元的核心電路就是一個(gè)D觸發(fā)器。當(dāng)有power存在的時(shí)候，因?yàn)镈觸發(fā)器的特性，數(shù)據(jù)可以保存，不需要刷新。觸發(fā)器是具有記憶功能的，具有兩個(gè)穩(wěn)定的信息存儲(chǔ)狀態(tài)。D觸發(fā)器的特性方程是：Q(n+1)=D；也就是記憶前一個(gè)狀態(tài)，可以從RS觸發(fā)器出發(fā)，寫一下真值表，推算就很好理解了。波形圖如下所示：

2 第二層認(rèn)識(shí)—4個(gè)單管構(gòu)成的SRAM

然后，可以用基本晶體管層面來(lái)搭建一個(gè)簡(jiǎn)單的SRAM單元，僅僅由4個(gè)NMOS管和兩個(gè)電阻構(gòu)成的。

【電路詳細(xì)分析】

SRAM的整個(gè)單元具有對(duì)稱性。其中除了Q1和Q2的部分，是用來(lái)鎖存1位數(shù)字信號(hào)。Q1，Q2是傳輸管，它們?cè)趯?duì)存儲(chǔ)器進(jìn)行讀／寫操作時(shí)完成將存儲(chǔ)單元與外圍電路進(jìn)行連接或斷開的作用。

對(duì)單元的存取通過字線WL(Word Line)使能，字線WL為高電平時(shí)傳輸管導(dǎo)通，使存儲(chǔ)單元的內(nèi)容傳遞到位線BL(Bit Line)，單元信息的反信號(hào)傳遞到位線BL#，外圍電路通過BL和BL#讀取信息。

寫操作時(shí)，SRAM單元陣列的外圍電路將電壓傳遞到BL和BL#上作為輸入，字線WL使能后，信息寫入存儲(chǔ)單元。

3 第三層認(rèn)識(shí)--6管單管構(gòu)成的SRAM

最后，可以從IC的制造層面來(lái)看。其實(shí)，大部分與第二層差不多，只是M2與M4用PMOS代替。SRAM中的每一bit存儲(chǔ)在由四個(gè)場(chǎng)效應(yīng)管（M1, M2, M3, M4）構(gòu)成兩個(gè)交叉耦合的反相器中。另外兩個(gè)場(chǎng)效應(yīng)管（M5，M6）是存儲(chǔ)基本單元到用于讀寫位線（Bit Line）的控制開關(guān)。

一個(gè)SRAM基本單元有0和1兩個(gè)電平穩(wěn)定狀態(tài)。SRAM 基本單元由兩個(gè)CMOS反相器組成。兩個(gè)反相器的輸入、輸出交叉連接，即第一個(gè)反相器的輸出連接第二個(gè)反相器的輸入，第二個(gè)反相器的輸出連接第一個(gè)反相器的輸入。這就能實(shí)現(xiàn)兩個(gè)反相器的輸出狀態(tài)的鎖定、保存，即存儲(chǔ)了一個(gè)位的狀態(tài)。分析簡(jiǎn)圖：