保證存儲器中數(shù)據(jù)的完整性是存儲系統(tǒng)設(shè)計的一個重要因素。兩個主要的方式用于完成這個任務(wù)：校驗和糾錯碼(ECC)。傳統(tǒng)上，奇偶校驗是用的最為常見的手段，但是奇偶校驗只有檢測一位錯誤的能力且沒有糾錯能力。在數(shù)據(jù)完整性方面ECC是一種更為綜合的手段用于探測和糾正單比特錯誤以及探測雙比特錯誤。本論題主要討論PowerQUICCII數(shù)據(jù)錯誤保護(hù)機制。飛思卡爾公司的以下產(chǎn)品都屬于PowerQUICCII的家族范疇。

1 奇偶校驗基礎(chǔ)

PowerQUICCII 對60X總線以及局部總線都能進(jìn)行奇偶校驗，這兩者能夠同時的并且獨立的完成。

圖一展示了奇偶校驗的原理構(gòu)成。0.29um工藝的設(shè)備（HiP3）DPRAM不支持任何的奇偶校驗。0.25um（HiP4）和0.13（HiP7）設(shè)備一些奇偶校驗?zāi)芰Φ靡栽鰪姟?/p>

當(dāng)PowerQUICCII執(zhí)行一個存儲器寫操作，他會產(chǎn)生一個奇偶校驗/ECC。奇偶校驗和數(shù)據(jù)一起存儲在外部的存儲器中。對于這種操作，PowerQUICCII 不會執(zhí)行校驗比較并且也不會產(chǎn)生校驗錯誤。當(dāng)PowerQUICCII執(zhí)行一個存儲讀操作的時候，外部存儲器同時驅(qū)動數(shù)據(jù)和校驗位。PowerQUICCII校驗邏輯計算當(dāng)前讀入數(shù)據(jù)的校驗數(shù)據(jù)并且和從外部存儲器中讀入的校驗位進(jìn)行比對。兩者間任何的失配都會產(chǎn)生一個校驗錯誤。那么PowerQUICCII 就會依據(jù)程序報告該類錯誤信息。

PowerQUICCII支持3種類型的校驗：一般，讀-調(diào)整-寫，ECC。校驗方式在每個BANK的BRn[DECC]進(jìn)行設(shè)定。每個bank可以有不同的校驗?zāi)Ｊ?，或者可以設(shè)置為無校驗。對于一般校驗或者讀-調(diào)整-寫校驗，用戶可以通過BCR[EPAR]（對于60X總線），或者BCR[LEPAR]（對局部總線）選擇是奇校驗還是偶校驗。這兩比特數(shù)據(jù)是全局的并且應(yīng)用的所有的60X或局部總線上的BANK。ECC算法僅用于64比特數(shù)據(jù)。存儲器數(shù)據(jù)寬度必須為64位的時候才能用ECC模式。

在存儲控制器中產(chǎn)生并檢查校驗。603e核有自己獨立的校驗邏輯，通過HID0[EBD]它必須被禁止。校驗錯誤通過MCP信號報告到603e核。MCP信號與HID0[EMCP]進(jìn)行邏輯與運算。為了使MCP有效，HID0[EMCP]和MSR[ME]都必須置高。如果603e核被禁用，內(nèi)部的MCP自動的從NMI_OUT引腳上輸出。在核禁用模式下，NMI_OUT應(yīng)該連接到主處理器的MCP管腳上。存儲控制將MCP有效在下列情況下：

. 校驗錯誤

.ECC雙比特錯誤

.當(dāng)最大數(shù)目單比特錯誤水平到達(dá)的時候ECC單比特錯誤出現(xiàn)

60X總線數(shù)據(jù)校驗管腳，dp【0：7】，與別的功能復(fù)用。他們可以在硬件復(fù)位的時候配置為校驗管腳。

局部總線有以下專用的校驗管腳：

. SIUMCR[PBSE],校驗字節(jié)選擇使能,PGTA/PUPWAIT/PGPL4/PPBS用于字節(jié)校驗

.SIUMCR[LPBSE]，局部總線校驗字節(jié)選擇，如果LPBSE=1,那么將配置LGTA/LUPWAIT/LGPL4/LPBS為局部總線校驗字節(jié)。

另外TESCR1,TESCR2等寄存器都與校驗操作相關(guān)。

2? 讀-調(diào)整-寫

為了支持一般校驗，一個稱為校驗存儲器的存儲器是必須的。校驗存儲器有一個額外的與每個字節(jié)相關(guān)的比特。額外的比特和相應(yīng)的字節(jié)一起輸入和讀出。圖3表示32比特寬度校驗存儲器。d【0：7】用于控制那個字節(jié)別寫人。如果一字節(jié)寫人地址0，BS[0:3]為0x0111.如果只有d【0：7】和dp【0】被寫入，而d【8：31】以及dp【1：3】被屏蔽。

低容量會導(dǎo)致校驗存儲器變得十分的昂貴。如果成本是個考慮因素，那么讀-調(diào)整-寫校驗可以派上用場。其目的是為了避免暗光的校驗存儲器并使用一般的非校驗存儲器用于數(shù)據(jù)存儲和校驗。

注意到，僅有1字節(jié)用于校驗存儲。如果寫了1字節(jié)到地址0，那么BS[0:7]為0x01111111.如果我們使用PBS作為校驗字節(jié)選擇，PBS和所有的BS邏輯或。如果BS[0]激活，那么相應(yīng)的PBS【0】也是出于激活狀態(tài)。在數(shù)據(jù)總線上，d【0：7】有效當(dāng)d【8：63】有無效數(shù)據(jù)的時候因為我們只寫了一個字節(jié)。相應(yīng)的校驗位dp【1：7】是從無效數(shù)據(jù)產(chǎn)生的因此它也是無效的。在寫的時候，因為bs【1：7】是高電平，無效的d【8：63】并沒有寫入存儲器。但是為了校驗，無效的dp【1：7】同dp【0】被一起寫人。小于端口寬度的寫會破會校驗。

由一般校驗和一般非校驗存儲器產(chǎn)生的問題是比較清楚的，比較容易理解為什么一個RMW對于客服問題是必須的。如果BANK被編程為RMW并且寫數(shù)據(jù)小于端口寬度，對于寫操作，存儲控制器首先做一個端口寬度的讀，然后做一個端口寬度的寫。以一個1字節(jié)寫人地址0作為例子，首先PowerQUICCII從地址0，1......7讀數(shù)據(jù)。出現(xiàn)在數(shù)據(jù)端口的數(shù)據(jù)為新的寫入數(shù)據(jù)d【0：7】和剛才讀入的原始數(shù)據(jù)d【8：63】組成。因此，所有的數(shù)據(jù)是有效的而且所有對于d【8：63】的校驗數(shù)據(jù)被計算并且被重新寫人校驗存儲器，避免了校驗破壞的問題。對于RMW,結(jié)果是使用一般的存儲器并且成本是較低的。代價是每次小于端口寬度的寫PowerQUICCII都有做一次額外的讀操作，增加了總線周期。

3 初始化

以下章節(jié)介紹的是ECC和讀-調(diào)整-寫的初始化

3.1 ECC初始化

在使用前ECC存儲器必須初始化，這部分討論發(fā)生了什么如果CPU訪問非初始化ECC存儲bank。上電復(fù)位以后，數(shù)據(jù)和ECC存儲器包含‘gabbed’。CPU開始存儲有效的數(shù)據(jù)。一般情況下，寬度是32位或者更小。因為bank是ECC使能的，那么端口的寬度必須是64比特。一個小于64比特的寫會自動觸發(fā)讀-調(diào)整-寫，因為ECC是基于64比特設(shè)置的。PowerQUICCII必須回讀64比特數(shù)據(jù)，將心數(shù)據(jù)和回讀數(shù)據(jù)組合然后產(chǎn)生新的數(shù)據(jù)，同時計算新的ECC校驗。但是在回讀的過程中，因為存儲器是為初始化的，ECC校驗常常是不和數(shù)據(jù)匹配的，這樣會觸發(fā)以外的ECC錯誤。初始化ECC存儲器而不出現(xiàn)ECC報錯，那么設(shè)置TESCR1[DMD]以禁止數(shù)據(jù)報錯機制。然后開始初始化ECC存儲器空間。初始化以后，清楚DMD位開始正常操作。

3.2 讀-調(diào)整-寫 初始化

像ECC一樣，RMW必須在使用前初始化。設(shè)置TESCR1[DMD]并初始化整個存儲bank。清除TESCR1[DMD]開始一般操作。設(shè)置LTESCR1[DMD]進(jìn)行局部總線的一般操作。

3.3 一般校驗

一般校驗不需要初始化。

4 ECC 編碼

ECC校驗比特位等于所有數(shù)據(jù)為的或運算。