3nm相較于7nm FinFET功耗減半性能增加30%
由華人科學(xué)家胡正明教授發(fā)明的FinFET（鰭式場(chǎng)效應(yīng)晶體管）預(yù)計(jì)在5nm節(jié)點(diǎn)之后走向終結(jié)，三星的方案是GAAFET（環(huán)繞柵極場(chǎng)效應(yīng)晶體管）。
三星日前簡(jiǎn)要介紹了GAAFET中核心技術(shù)MCBFET（多橋溝道場(chǎng)效應(yīng)晶體管），基于它打造的3nm芯片，相較于7nm FinFET,可以減少50%的能耗，增加30%的性能。
按照三星的說(shuō)法，他們預(yù)計(jì)3nm晶體管的硅間距縮減45%之多。
據(jù)悉，MCBFET允許晶體管向上堆疊、并且自定義寬度，以適應(yīng)低功耗或者高性能產(chǎn)品的不同要求。
另外，三星規(guī)劃3nm量產(chǎn)的時(shí)間是2022年，這和上周的報(bào)道契合。推遲的原因主要是，EUV光刻機(jī)等關(guān)鍵設(shè)備在物流上的延遲。
至于臺(tái)積電的3nm，據(jù)說(shuō)第一代還是FinFET，總投資高達(dá)500億美元，風(fēng)險(xiǎn)試產(chǎn)也推遲到了今年10月。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
三星電子
+關(guān)注
關(guān)注
34文章
15894瀏覽量
183132 -
FinFET
+關(guān)注
關(guān)注
12文章
260瀏覽量
92263
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
小米自研3nm旗艦SoC、4G基帶亮相！雷軍回顧11年造芯路
XRING O1旗艦芯片。除了大芯片之外，還有此前未有曝光的，搭載小米自研4G基帶的玄戒T1手表芯片，以及小米首款豪華高性能SUV小米YU7。下面我們來(lái)回顧一下發(fā)布會(huì)上的亮點(diǎn)，以及小米自研芯片的更多細(xì)節(jié)。 玄戒O1：第二代3nm
臺(tái)積電擬投資170億，在日本建設(shè)3nm芯片工廠(chǎng)
據(jù)報(bào)道，全球最大的半導(dǎo)體代工制造商臺(tái)積電（TSMC）已最終確定在日本熊本縣量產(chǎn)3nm線(xiàn)寬的尖端半導(dǎo)體芯片的計(jì)劃。預(yù)計(jì)該項(xiàng)目投資額將達(dá)到170億美元。日本政府正致力于提升國(guó)內(nèi)半導(dǎo)體制造能力，并表示支持該計(jì)劃，認(rèn)為其有助于經(jīng)濟(jì)安全。
重磅研究：7nm FinFET 性能優(yōu)化的隱藏密碼 —— 柵極與鰭片間距調(diào)控
Gate和FinSpaceVariation對(duì)應(yīng)力調(diào)制及FinFET性能的影響隨著半導(dǎo)體工藝持續(xù)向先進(jìn)節(jié)點(diǎn)演進(jìn)，圖形化工藝偏差引發(fā)的細(xì)微效應(yīng)已成為器件性能優(yōu)化的核心考量要素。普迪飛
技術(shù)報(bào)告 | Gate 和 Fin Space Variation 對(duì)應(yīng)力調(diào)制及 FinFET 性能的影響
技術(shù)報(bào)告·文末下載報(bào)告名稱(chēng)《Gate和FinSpaceVariation對(duì)應(yīng)力調(diào)制及FinFET性能的影響》關(guān)鍵詞FinFET；7nm技術(shù)；TCAD；多晶硅間距（PolyPitch）；
三星發(fā)布Exynos 2600，全球首款2nm SoC，NPU性能提升113%
）技術(shù)。相較于傳統(tǒng)的3nm FinFET工藝，GAA架構(gòu)提供了更出色的靜電控制和更高的電流密度，使芯片性能提升12%，功
國(guó)產(chǎn)芯片真的 “穩(wěn)” 了？這家企業(yè)的 14nm 制程，已經(jīng)悄悄滲透到這些行業(yè)…
最近扒了扒國(guó)產(chǎn)芯片的進(jìn)展，發(fā)現(xiàn)中芯國(guó)際（官網(wǎng)鏈接：https://www.smics.com）的 14nm FinFET 制程已經(jīng)不是 “實(shí)驗(yàn)室技術(shù)” 了 —— 從消費(fèi)電子的中端處理器，到汽車(chē)電子
發(fā)表于 11-25 21:03
三星公布首批2納米芯片性能數(shù)據(jù)
三星公布了即將推出的首代2nm芯片性能數(shù)據(jù)；據(jù)悉，2nm工藝采用的是全柵極環(huán)繞（GAA）晶體管技術(shù)，相比第二代3nm工藝，性能提升5%，
“汽車(chē)智能化” 和 “家電高端化”
，對(duì)算力和穩(wěn)定性要求極高。而車(chē)規(guī)芯片要通過(guò) - 40℃~125℃的極端環(huán)境測(cè)試，7nm 工藝的低功耗、高可靠性剛好匹配需求。目前我國(guó)汽車(chē)芯片對(duì)外依賴(lài)度超 90%，高端計(jì)算芯片國(guó)產(chǎn)化率不足 20%，中芯
發(fā)表于 10-28 20:46
AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(luò)（NoC, Network on Chip），這是一個(gè)硬化的、高帶寬、低延遲互連結(jié)構(gòu)，旨在實(shí)現(xiàn)可編程邏輯（PL）、處理系統(tǒng)（PS）、AI引擎（AIE）、DDR控制器（DDRMC）、CPM（PCIe/CXL）等模塊之間的高效數(shù)據(jù)交換。
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
的解決漏電流問(wèn)題，在源極和漏極之間的電流路徑的溝道中控制平面的數(shù)量被增加到3個(gè)，以抑制漏電流。
GAA：結(jié)構(gòu)中有4個(gè)控制平面，與FinFET相比，漏電流問(wèn)題進(jìn)一步減小，在先進(jìn)的邏輯半導(dǎo)體中實(shí)現(xiàn)高效率
發(fā)表于 09-15 14:50
蘋(píng)果A20芯片的深度解讀
）工藝，相較iPhone 17 Pro搭載的A19 Pro（3nm N3P）實(shí)現(xiàn)代際跨越。 ? 性能與能效 ?：晶體管密度提升15%，同等功耗
臺(tái)積電2nm良率超 90%！蘋(píng)果等巨頭搶單
當(dāng)行業(yè)還在熱議3nm工藝量產(chǎn)進(jìn)展時(shí)，臺(tái)積電已經(jīng)悄悄把2nm技術(shù)推到了關(guān)鍵門(mén)檻！據(jù)《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道，臺(tái)積電2nm芯片良品率已突破 90%，實(shí)現(xiàn)重大技術(shù)飛躍！
跨越摩爾定律，新思科技掩膜方案憑何改寫(xiě)3nm以下芯片游戲規(guī)則
電子發(fā)燒友網(wǎng)報(bào)道（文/黃山明）在半導(dǎo)體行業(yè)邁向3nm及以下節(jié)點(diǎn)的今天，光刻工藝的精度與效率已成為決定芯片性能與成本的核心要素。光刻掩模作為光刻技術(shù)的“底片”，其設(shè)計(jì)質(zhì)量直接決定了晶體管結(jié)構(gòu)的精準(zhǔn)度
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝
次公開(kāi)了?SF1.4（1.4nm?級(jí)別）工藝，原預(yù)計(jì)?2027?年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說(shuō)法，SF1.4?將納米片的數(shù)量從?3?個(gè)增加到?4?個(gè)，有望顯著改善芯片在性能和
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝?
次公開(kāi)了 SF1.4（1.4nm 級(jí)別）工藝，原預(yù)計(jì) 2027 年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說(shuō)法，SF1.4 將納米片的數(shù)量從 3 個(gè)增加到 4 個(gè)，有望顯著改善芯片在性能和
工商網(wǎng)監(jiān)
評(píng)論