摩爾定律的延伸受到物理極限、巨額資金投入等多重壓力，迫切需要?jiǎng)e開(kāi)蹊徑推動(dòng)技術(shù)進(jìn)步。而通過(guò)先進(jìn)封裝可以相對(duì)輕松地實(shí)現(xiàn)芯片的高密度集成、體積的微型化和更低的成本，這使得臺(tái)積電、英特爾、三星，以及主要封測(cè)代工廠商(OSAT)都對(duì)先進(jìn)封裝給予了高度重視，紛紛布局發(fā)展這方面的能力。在此情況下，近年來(lái)先進(jìn)封裝技術(shù)不斷演進(jìn)，產(chǎn)業(yè)型態(tài)也展現(xiàn)出一些新的特征。

廠商重點(diǎn)布局先進(jìn)封裝

隨著摩爾定律面臨諸多瓶頸、先進(jìn)工藝逼近物理極限，業(yè)界普遍認(rèn)為，先進(jìn)封裝會(huì)成為下一階段半導(dǎo)體技術(shù)的重要發(fā)展方向。臺(tái)積電、英特爾、三星三大半導(dǎo)體龍頭企業(yè)均提早布局先進(jìn)封裝技術(shù)。

在近日召開(kāi)的線上技術(shù)研討會(huì)中，臺(tái)積電副總裁余振華分享了臺(tái)積電在先進(jìn)封裝上的一些發(fā)展現(xiàn)狀和未來(lái)規(guī)劃。余振華強(qiáng)調(diào)，臺(tái)積電將SoIC、CoWoS、InFO-R、CoW、WoW等先進(jìn)封裝技術(shù)平臺(tái)加以整合，統(tǒng)一命名為“TSMC 3DFabric”。此平臺(tái)將提供芯片連接解決方案，滿足用戶在整合數(shù)字芯片、高帶寬存儲(chǔ)芯片及特殊工藝芯片方面的需求。臺(tái)積電認(rèn)為，芯片在2D層面的微縮已不能滿足異構(gòu)集成的需求，3D才是未來(lái)提升系統(tǒng)效能、縮小芯片面積、整合不同功能的發(fā)展趨勢(shì)。

英特爾也在日前舉辦的架構(gòu)日活動(dòng)上介紹了新的先進(jìn)封裝技術(shù)——“混合結(jié)合(Hybrid bonding)”。當(dāng)前，多數(shù)封裝技術(shù)采用“熱壓結(jié)合(thermocompression bonding)”，而“混合結(jié)合”能夠?qū)崿F(xiàn)10微米及以下的凸點(diǎn)間距，較Fovreros封裝的25~50微米凸點(diǎn)間距有了明顯提升，并且優(yōu)化芯片的互連密度、帶寬和功率表現(xiàn)，進(jìn)一步提升芯片系統(tǒng)的計(jì)算效能。使用“混合結(jié)合”技術(shù)的測(cè)試芯片已在2020年第二季度流片。

專業(yè)封測(cè)代工(OSAT)廠商對(duì)先進(jìn)封裝同樣極為重視。長(zhǎng)電科技技術(shù)市場(chǎng)副總裁包旭升在接受采訪時(shí)表示：“目前我們重點(diǎn)發(fā)展幾種類型的先進(jìn)封裝技術(shù)。首先是系統(tǒng)級(jí)封裝(SiP)，隨著5G的部署加快，這類封裝技術(shù)的應(yīng)用范圍將越來(lái)越廣泛。其次是應(yīng)用于Chiplet SiP的2.5D/3D封裝，以及晶圓級(jí)封裝，并且利用晶圓級(jí)技術(shù)在射頻特性上的優(yōu)勢(shì)推進(jìn)扇出型(Fan-Out)封裝。此外，我們也在開(kāi)發(fā)部分應(yīng)用于汽車電子和大數(shù)據(jù)存儲(chǔ)等發(fā)展較快的熱門封裝類型?！?/p>

事實(shí)上，國(guó)內(nèi)三大封測(cè)公司均在加大先進(jìn)封裝上的投入力度。財(cái)報(bào)中，長(zhǎng)電科技表示2020年下半年將繼續(xù)深化總部功能整合，加大先進(jìn)封裝工藝及產(chǎn)品的研發(fā)投入，積極搭建設(shè)計(jì)服務(wù)新業(yè)務(wù)平臺(tái)，不斷強(qiáng)化長(zhǎng)電科技核心競(jìng)爭(zhēng)力并在工廠端落實(shí)。

華天科技2020年上半年在先進(jìn)封裝方面的研發(fā)費(fèi)用達(dá)2億元，同比增長(zhǎng)15.41%，占營(yíng)業(yè)收入比例為5.4%。

2020年上半年，通富微電在2D、2.5D封裝技術(shù)研發(fā)上取得突破，Si Bridge封裝技術(shù)研發(fā)拓展，Low-power DDR、DDP封裝技術(shù)研發(fā)取得突破。

總之，在市場(chǎng)需求的增長(zhǎng)下，越來(lái)越多先進(jìn)封裝技術(shù)被開(kāi)發(fā)出來(lái)，先進(jìn)封裝的市場(chǎng)占比將會(huì)進(jìn)一步擴(kuò)大。

統(tǒng)計(jì)數(shù)據(jù)顯示，從2017年到2023年，整個(gè)半導(dǎo)體封裝市場(chǎng)的營(yíng)收將以5.2%的復(fù)合年增長(zhǎng)率增長(zhǎng)，而先進(jìn)封裝市場(chǎng)將以7%的復(fù)合年增長(zhǎng)率增長(zhǎng)，市場(chǎng)規(guī)模到2023年將增長(zhǎng)至390億美元。另一方面，傳統(tǒng)封裝市場(chǎng)的復(fù)合年增長(zhǎng)率則低于3.3%。

先進(jìn)封裝技術(shù)持續(xù)演進(jìn)

傳統(tǒng)上，封裝的目的是將切割好的芯片進(jìn)行固定、引線和塑封保護(hù)。但隨著半導(dǎo)體技術(shù)的發(fā)展，越來(lái)越多前道工藝需要完成的步驟被引入后道工藝當(dāng)中，兩者的界限變得越來(lái)越模糊。隨之而來(lái)的是，越來(lái)越多超越傳統(tǒng)封裝理念的先進(jìn)封裝技術(shù)被提出。

據(jù)包旭升介紹，先進(jìn)封裝主要涉及芯片厚度減小、尺寸增大及其對(duì)封裝集成敏感度的提高，基板線寬距和厚度的減小，互聯(lián)高度和中心距的減小，引腳中心距的減小，封裝體結(jié)構(gòu)的復(fù)雜度和集成度提高，以及最終封裝體的小型化發(fā)展、功能的提升和系統(tǒng)化程度的提高。

先進(jìn)封裝的關(guān)鍵工藝涉及芯片互聯(lián)(WB/打線、FC/倒裝、RDL/重布線、TSV/硅穿孔、DBI等)和基板(金屬框架、陶瓷基板、有機(jī)基板、RDL stack/重布線堆疊、異構(gòu)基板、轉(zhuǎn)接基板等)，芯片、器件的保護(hù)與散熱(塑封、空腔、FcBGA和裸芯片/WLCSP等)，以及不同引腳形式(Lead、Non-lead、BGA等)的結(jié)合。

SiP是當(dāng)前應(yīng)用最為廣泛的先進(jìn)封裝技術(shù)之一，是先進(jìn)封裝中帶有系統(tǒng)功能的多芯片與器件的一種封裝形式的總稱。SiP可以將一顆或多顆芯片及被動(dòng)元件整合在一個(gè)封裝模塊當(dāng)中，從而實(shí)現(xiàn)具有完整功能的電路集成。這種封裝方式可以降低成本，縮短上市時(shí)間，同時(shí)克服了芯片系統(tǒng)集成過(guò)程中面臨的工藝兼容、信號(hào)混合、噪聲干擾、電磁干擾等難題。

隨著先進(jìn)封裝技術(shù)的發(fā)展，一種“小芯片(Chiplet)”的發(fā)展理念又被提出，成為當(dāng)前封裝領(lǐng)域最熱門的話題之一。包旭升認(rèn)為，Chiplet其實(shí)也可以算是一種SiP技術(shù)，是系統(tǒng)級(jí)芯片(SoC)中IP模塊的芯片化。其主要目的是為了提高良率和降低成本，同時(shí)提高設(shè)計(jì)的靈活度，縮短設(shè)計(jì)周期。一般來(lái)說(shuō)，一顆SoC芯片中會(huì)包含許多不同的IP模塊，隨著芯片制造工藝已經(jīng)演進(jìn)到7/5nm，但并不是所有IP模塊都需要做到7/5nm，把一些IP模塊單獨(dú)拿出來(lái)，做成一個(gè)標(biāo)準(zhǔn)化功能的小芯片，這個(gè)就可以稱為Chiplet。它相當(dāng)于一個(gè)標(biāo)準(zhǔn)化的元件，當(dāng)這個(gè)單獨(dú)的標(biāo)準(zhǔn)化元件制造完成之后，可以再和其他的功能模塊，如存儲(chǔ)芯片、應(yīng)用處理器等封裝在一起，做成一個(gè)SiP模塊，執(zhí)行復(fù)雜的功能。

對(duì)此，半導(dǎo)體專家莫大康指出，人們?cè)诓粩嗵剿鞑捎枚嘈酒悩?gòu)集成的方式，把一顆復(fù)雜的芯片分解成若干個(gè)子系統(tǒng)，其中一些子系統(tǒng)可以實(shí)現(xiàn)標(biāo)準(zhǔn)化，然后就像IP核一樣把它們封裝在一起。Chiplet或許將成為未來(lái)芯片制造當(dāng)中一個(gè)重要的發(fā)展方向。

產(chǎn)業(yè)結(jié)構(gòu)競(jìng)合中發(fā)展

除了技術(shù)上的演進(jìn)，先進(jìn)封裝的發(fā)展對(duì)半導(dǎo)體產(chǎn)業(yè)結(jié)構(gòu)也在產(chǎn)生新的影響。技術(shù)大會(huì)上，臺(tái)積電表示，其封裝平臺(tái)“3DFabric”劃分為兩個(gè)部分，“前端”封裝技術(shù)和“后端”封裝技術(shù)。

按照臺(tái)積電定義，諸如CoW(chip-on-wafer)和WoW(wafer-on-wafer)等前端芯片堆疊技術(shù)統(tǒng)稱為“SoIC”，即集成芯片系統(tǒng)(System of Integrated Chips)。這些技術(shù)的目標(biāo)是在前道工藝部分，即將硅片堆疊在一起。而后端芯片3D封裝包括InFo(Intergrated Fan-Out)和COWoS(Chipon Wafer on Substrate)等技術(shù)，它們可以在后道工藝中實(shí)現(xiàn)不同異質(zhì)芯片的3D堆疊。

在傳統(tǒng)封裝技術(shù)向先進(jìn)封裝演進(jìn)的過(guò)程中，就有人提出“中道工藝”的概念，使傳統(tǒng)上前段晶圓制造工藝與后段封裝工藝的界線逐漸模糊。隨著臺(tái)積電將先進(jìn)封裝進(jìn)一步劃分為“前端”封裝技術(shù)和“后端”封裝技術(shù)，晶圓制造與封裝的界線將進(jìn)一步被打破，對(duì)于原有設(shè)計(jì)、制造、封測(cè)的產(chǎn)業(yè)結(jié)構(gòu)將產(chǎn)生新的影響。

莫大康指出，將來(lái)很難清楚劃分前段晶圓制造工藝與后段封裝。比如Chiplet就是一種單元庫(kù)，誰(shuí)有需要誰(shuí)就可以調(diào)用。對(duì)于從業(yè)者來(lái)說(shuō)，晶圓廠也在做封裝。如果我們的封裝廠只停留在封裝階段，不懂晶制造、不懂設(shè)計(jì)，恐怕封裝也很難搞好，將無(wú)法適合未來(lái)的競(jìng)爭(zhēng)形勢(shì)。

包旭升也認(rèn)同這樣的發(fā)展趨勢(shì)?！?.5D和3D封裝中涉及到許多技術(shù)，實(shí)際上是前段工藝的一種延續(xù)，而晶圓廠在前段環(huán)節(jié)是有技術(shù)優(yōu)勢(shì)的，比如硅轉(zhuǎn)接板(Si TSV Interposer)封裝、3D微凸塊micro-bumps，或者晶圓的Wafer to Wafer高密度連接。而我們后道封裝廠商的優(yōu)勢(shì)在于異質(zhì)異構(gòu)的集成。晶圓廠在2.5D和3D技術(shù)領(lǐng)域的開(kāi)發(fā)，對(duì)我們確實(shí)有一定影響，因?yàn)樗麄兡軌蚶米陨韮?yōu)勢(shì)，在中道晶圓級(jí)環(huán)節(jié)延續(xù)競(jìng)爭(zhēng)力。但是作為封裝廠，我們也有在2.5D和3D后道封裝領(lǐng)域的經(jīng)驗(yàn)積累和技術(shù)壁壘。另外，從供應(yīng)鏈角度考慮，很多客戶還是期待專業(yè)化的分工，希望晶圓廠專注做好芯片，封裝再單獨(dú)找其他廠商來(lái)做?！卑裆f(shuō)。

未來(lái)，隨著技術(shù)的發(fā)展，制造與封裝的競(jìng)合關(guān)系也在不斷演進(jìn)當(dāng)中。