91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

為處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質!

Codasip 科達希普 ? 來源:Codasip 科達希普 ? 作者:Codasip 科達希普 ? 2022-11-01 15:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質!

所有的處理器都有著很高的品質要求,其可靠性是處理器驗證團隊的主要關切。提供一流質量的產(chǎn)品需要一個戰(zhàn)略性的、勤勉的和徹底的方法去實現(xiàn)。因此,處理器驗證發(fā)揮著重要作用,它需要結合所有行業(yè)標準技術--而這就有點像心理學上的的瑞士奶酪模型(又稱Reason模型)原則。

我們強烈需要一個強大的、分層的處理器驗證策略!

我在之前曾經(jīng)說過:處理器驗證是一門微妙的藝術。我們需要考慮到所有的不確定性,這意味著在優(yōu)化資源的同時開放驗證范圍。一方面,我們要在最終交付前找到所有的關鍵漏洞。另一方面,我們必須有一個高效的驗證策略來滿足上市時間的硬性要求。交付智能處理器驗證意味著在產(chǎn)品開發(fā)過程中盡可能有效地、盡早地找到有意義的bug。實現(xiàn)這一目標的方法之一是結合所有行業(yè)標準的驗證技術。而正是通過創(chuàng)建冗余,最終找到并擊敗所有關鍵bug。

不同類型的bug都有一個復雜性--或bug評分--這取決于觸發(fā)bug所需的事件數(shù)量和類型。有些可能是用覆蓋率發(fā)現(xiàn)的,而有些是用形式證明發(fā)現(xiàn)的。想象一下,如果將”瑞士奶酪模型”應用于處理器驗證。每一片奶酪都象征著一種驗證技術,它有一些特定的優(yōu)勢來捕捉特定類型的bug。漏洞逃脫并進入最終交付物的風險通過不同層次和類型的驗證來減輕,而這些驗證是相互分層的。

在應用于處理器驗證的瑞士奶酪模型中,其原理類似于航空業(yè):如果有一條直接穿過所有切片的路徑,那么飛機就有墜毀的風險。這就是為什么航空業(yè)對程序、飛行檢查單和冗余系統(tǒng)要求嚴格?我們的目標是增加更多的切片,減少每一個切片上的孔的大小,直至最后沒有任何縫隙可以穿過,此時一個高質量的處理器正式完成。

8ed0c172-5942-11ed-a3b6-dac502259ad0.jpg

應用于處理器驗證的瑞士奶酪模型原則

通過驗證方法(以瑞士奶酪模型為例):

首先需要創(chuàng)建冗余,以確保在其中一個layer上失敗時的連續(xù)性。

當在開發(fā)過程中發(fā)現(xiàn)bug時,表明漏洞出現(xiàn)在了其中的幾片奶酪上。因此,我們可以改進幾種驗證方法,以減少每片奶酪上的漏洞大小。利用這種方法,無論是簡易簡單的漏洞還是復雜的終極漏洞,都可以增加擊中bug的幾率。

最大限度地發(fā)揮每種驗證技術的潛力。

每個分片上的孔就是驗證方法中的一個洞??自蕉嘣酱螅馕吨蕉嗟腷ug可以逃脫。如果設計的同一區(qū)域(奶酪片之間的重疊孔)中沒有被任何一種驗證技術所覆蓋和測試,那么這個漏洞就會通過驗證,并最終出現(xiàn)在交付產(chǎn)品中。

一種好的驗證方法必須在每個切片上呈現(xiàn)盡可能少和小的孔。而這就要求驗證團隊有著扎實的策略、經(jīng)驗和高效的溝通,這些品質也是交付高質量產(chǎn)品的重要因素。

在驗證過程中,當我們發(fā)現(xiàn)一個bug,或者一個切片上的孔時,及時修復并檢查其他切片是否有類似的漏洞。每一個切片都應該找到前一個切片中的漏洞,并在繼續(xù)運行之前解決掉它們。而實現(xiàn)這一目標的有效方式是全面健全性檢查!

8eeb51f4-5942-11ed-a3b6-dac502259ad0.jpg

在應用于處理器驗證的瑞士奶酪模型原則中,如果一種技術有改進的測試平臺、新的斷言等功能加持,那么在產(chǎn)品交付之前,該漏洞就會被及時發(fā)現(xiàn)和修復。所有的處理器驗證技術都很重要,正是所有技術的結合才能使每種技術更有效率。

同時我們需要意識到一個單一的驗證技術不可能完成所有的事情,是所有技術的綜合提高了驗證和處理器設計的整體質量。在產(chǎn)品的開發(fā)過程中,可能會有意想不到的變化或因素,這些外部行為會影響某種技術的效率。例如,設計中的變化沒有很好的傳達給驗證團隊,或者出小差的周五下午的工作效率導致了人為錯誤。這些因素都會增加切片上孔的大小,因此保持項目規(guī)范的及時更新以及設計者和驗證工程師之間有效的定期溝通極其重要。此外在Codasip,實現(xiàn)這一目標的另一個有效解決方案是執(zhí)行由其他團隊成員進行的代碼審查。

Codasip使用的驗證技術和技巧,使我們能夠創(chuàng)建冗余,及時發(fā)現(xiàn)和修復漏洞并最終提供一流品質的RISC-V處理器!

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20265

    瀏覽量

    252769
  • 驗證技術
    +關注

    關注

    0

    文章

    6

    瀏覽量

    6372

原文標題:處理器驗證系列之五:為處理器驗證創(chuàng)建一個“瑞士奶酪模型”,以保證高效的驗證品質!

文章出處:【微信號:Codasip 科達希普,微信公眾號:Codasip 科達希普】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RDMA設計36:驗證環(huán)境設計

    設計中,AXI4 總線用于 DUT 與系統(tǒng)內存的連接,負責進行數(shù)據(jù)傳輸。其由 DUT 驅動,并不需要驗證平臺產(chǎn)生額外的激勵。此復合體包含 Monitor,用于將總線信號轉換為 AXI4 事務發(fā)送到計分
    發(fā)表于 02-04 15:22

    RDMA設計35:基于 SV 的驗證平臺

    將其總線接口信號抽象總線事務處理。而 QSFP 接口串行總線接口,由 CMAC 集成塊驅動,其物理層仿真相對復雜,需要使用成熟的驗證知識產(chǎn)權(Verification IP,VIP
    發(fā)表于 02-01 13:14

    Andes晶心科技推出全新32位RISC-V處理器D23-SE

    Andes晶心科技高效能、低功耗32/64位元RISC-V處理器的領先供應商,今日宣布推出全新D23-SE核心。這款處理器體積小巧且具備功能安全設計,專為功能車用安全應用打造。 D2
    的頭像 發(fā)表于 12-17 10:51 ?1871次閱讀

    使用HDL Verifier加速信號處理集成電路的驗證

    信號處理集成電路(IC)設計的驗證帶來了些獨特的挑戰(zhàn),這些挑戰(zhàn)可能會給傳統(tǒng)的測試方法帶來壓力。濾波、混頻和其他高級信號
    的頭像 發(fā)表于 09-23 17:32 ?1688次閱讀
    使用HDL Verifier加速信號<b class='flag-5'>處理</b>集成電路的<b class='flag-5'>驗證</b>

    利用事務級加速實現(xiàn)高速、高質量的RISC-V驗證

    引言RISC-V架構以其開放性和高度可定制的特性,正在重塑處理器設計格局。然而,這種靈活性也帶來了顯著的驗證挑戰(zhàn),使其驗證復雜度遠超傳統(tǒng)固定架構處理器。RISC-V的
    的頭像 發(fā)表于 09-18 10:08 ?2049次閱讀
    利用事務級加速實現(xiàn)高速、高質量的RISC-V<b class='flag-5'>驗證</b>

    NVMe高速傳輸之擺脫XDMA設計24: UVM 驗證包設計

    UVM 驗證包設計結構如圖 1 所示。 UVM 驗證包的主要功能是對 DUT 提供激勵, 仿真驗證對應的功能, 并對測試結果進行自動對比分析與統(tǒng)計。 驗證包包含
    發(fā)表于 08-29 14:33

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    十分復雜,需要使用成熟的驗證知識產(chǎn)權(Verification IP,VIP)保證仿真的準確性和效率,這類的 VIP 通常十分昂貴并且復雜;另方面,PCIE 集成塊是 Xilinx
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之擺脫XDMA設計18:UVM驗證平臺

    十分復雜,需要使用成熟的驗證知識產(chǎn)權(Verification IP,VIP)保證仿真的準確性和效率,這類的 VIP 通常十分昂貴并且復雜;另方面,PCIE 集成塊是 Xilinx
    發(fā)表于 07-31 16:39

    綠氫系統(tǒng) PEM 電解槽直流接入仿真驗證深度解析

    ,要在 PEM 等效負載接入拓撲時,保證該負載每個時刻消耗的電壓、電流與設定值致。 其拓撲 AC/DC-DC/DC 型拓撲,如下圖所示: 拓撲中,PEM 等效負載受控電流源的形
    發(fā)表于 07-03 18:25

    Veloce Primo補全完整的SoC驗證環(huán)境

    在芯片構建之前完成。雖然硬件加速和桌面原型板是這項驗證中兩眾所周知的參與者,但企業(yè)原型同樣具備重要的意義。 盡管仿真在設計的早期階段占據(jù)主導地位,但由于性能的原因,其更多的適用于模塊級驗證
    的頭像 發(fā)表于 06-12 14:39 ?1443次閱讀
    Veloce Primo補全完整的SoC<b class='flag-5'>驗證</b>環(huán)境

    運行kmodel模型驗證直報錯怎么解決?

    我這運行kmodel模型驗證直報錯,所以沒法做kmodel模型好壞驗證,不知道怎么解決這個問題,重新訓練
    發(fā)表于 06-10 08:02

    綠氫系統(tǒng)篇丨PEM電解槽模型交流接入模式仿真驗證

    組成,模型如圖所示,制氧速率制氫速率的半。 三、 仿真驗證 本篇中我們分別用離線模型驗證、實
    發(fā)表于 06-05 18:55

    綠氫系統(tǒng)篇丨PEM電解槽模型交流接入模式仿真驗證

    離線驗證和實時仿真驗證兩種方式,對該模型在交流接入模式的可行性進行全面驗證,可為PEM電解槽的實際應用提供理論和實踐依據(jù)。、PEM質子交換
    的頭像 發(fā)表于 06-05 18:07 ?2046次閱讀
    綠氫系統(tǒng)篇丨PEM電解槽<b class='flag-5'>模型</b>交流接入模式仿真<b class='flag-5'>驗證</b>

    硬件輔助驗證(HAV) 對軟件驗證的價值

    生態(tài)系統(tǒng)和定制指令集開發(fā)的唯途徑。 當下,芯片企業(yè)正在設計 RISC-V 人工智能 (AI) 與機器學習 (ML) 定制加速實現(xiàn)特定工作負載的加速處理,這些企業(yè)
    的頭像 發(fā)表于 05-13 18:21 ?2072次閱讀

    筑牢汽車品質基石:深入剖析 DV 與 PV 驗證

    在汽車產(chǎn)業(yè)蓬勃發(fā)展的當下,消費者對汽車品質的要求愈發(fā)嚴苛。汽車從設計圖紙走向千家萬戶的過程中,DV(Design Verification,設計驗證)與 PV(Production
    的頭像 發(fā)表于 05-13 09:15 ?1928次閱讀
    筑牢汽車<b class='flag-5'>品質</b>基石:深入剖析 DV 與 PV <b class='flag-5'>驗證</b>