在臺(tái)積電的法人說(shuō)明會(huì)上據(jù)臺(tái)積電總裁魏哲家透露臺(tái)積電有望2025年量產(chǎn)2nm芯片。

目前，臺(tái)積電已經(jīng)開(kāi)始量產(chǎn)3nm工藝; 臺(tái)灣新竹寶山、高雄兩座工廠的2nm芯片計(jì)劃2024年試產(chǎn)、2025年量產(chǎn)。此外臺(tái)積電日本工廠有望2024年底開(kāi)始量產(chǎn)，臺(tái)積電美國(guó)亞利桑那州工廠計(jì)劃2025年上半年開(kāi)始量產(chǎn)。

而對(duì)于臺(tái)積電3nm工藝的芯片，大家關(guān)注最多的是蘋(píng)果 A17Pro。A17 Pro 采用了臺(tái)積電3nm 工藝（N3B），晶體管數(shù)量達(dá)到了190 億，比前代 A16 增加了近 20%，CPU 性能提升了約 10%，性能強(qiáng)大。

而聯(lián)發(fā)科首款采用臺(tái)積電3 納米制程生產(chǎn)的天璣9400則采用了臺(tái)積電 N3E 工藝，計(jì)劃于2024 年下半年上市。臺(tái)積電 N3E 工藝的邏輯密度相比 N5 工藝增加了約 60%，在相同功耗下速度提升 18%，或者在相同速度下功耗降低 32%。

當(dāng)然不止是臺(tái)積電還有三星有推出了3nm工藝。但是3nm 工藝良率都不是很高，有媒體爆出的數(shù)據(jù)大約是50%左右的良率，這也導(dǎo)致了 3nm 芯片的成本居高不下，想必2nm芯片成本將會(huì)更高。

臺(tái)積電2nm工藝不再是FinFET晶體管工藝，而是GAA全環(huán)繞柵極晶體管，晶體管密度提升10-20％。相較于N3E工藝同功耗下性能提升10-15％，同性能下功耗下降25-30％。

根據(jù)臺(tái)積電三季度財(cái)報(bào)數(shù)據(jù)顯示，臺(tái)積電第三季度凈營(yíng)收5467.3億元新臺(tái)幣，同比下降10.8%，環(huán)比增長(zhǎng)13.7%；第三季度凈利潤(rùn)2108億元新臺(tái)幣，同比下降25%，環(huán)比增長(zhǎng)16%。