91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA物理約束之布線約束

FPGA快樂(lè)學(xué)習(xí) ? 來(lái)源:FPGA快樂(lè)學(xué)習(xí) ? 2023-12-16 14:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

9f99bbc4-9bd3-11ee-8b88-92fbcf53809c.jpg

IS_ROUTE_FIXED命令用于指定網(wǎng)絡(luò)的所有布線進(jìn)行固定約束。進(jìn)入Implemented頁(yè)面后,Netlist窗口如圖1所示,其中Nets文件展開(kāi)后可以看到工程中所有的布線網(wǎng)絡(luò)。

9fb07882-9bd3-11ee-8b88-92fbcf53809c.jpg

圖1Netlist窗口

如圖2所示,選中網(wǎng)絡(luò)app_wdf_wren,右鍵菜單中單擊FixRouting選項(xiàng)。

9fc78432-9bd3-11ee-8b88-92fbcf53809c.jpg

圖2 FixRouting菜單

如圖3所示,彈出的窗口中,羅列了網(wǎng)絡(luò)app_wdf_wren驅(qū)動(dòng)的所有連線,默認(rèn)情況下,直接點(diǎn)擊OK將會(huì)固定約束網(wǎng)絡(luò)app_wdf_wren的所有連線。

9fdb0994-9bd3-11ee-8b88-92fbcf53809c.jpg

圖3 FixRouting窗口

如圖4所示,在網(wǎng)絡(luò)app_wdf_wren右鍵菜單中單擊NetProperties選項(xiàng),將會(huì)顯示其屬性頁(yè)面。

9febcb44-9bd3-11ee-8b88-92fbcf53809c.jpg

圖4 NetProperties菜單

如圖5所示,在網(wǎng)絡(luò)app_wdf_wren的NetProperties->Properties頁(yè)面中,可以看到IS_FOUTE_FIXED被勾選了。在對(duì)網(wǎng)絡(luò)app_wdf_wren進(jìn)行Fix Routing單擊之前,這個(gè)選擇默認(rèn)是不勾選的。

9ffae41c-9bd3-11ee-8b88-92fbcf53809c.jpg

圖5 NetProperties頁(yè)面

此時(shí)的Tcl Console也會(huì)因?yàn)檫M(jìn)行了FixRouting單擊后,產(chǎn)生了如下的幾行約束腳本。約束腳本中使用了is_route_fixed約束命令。

startgroup

set_property is_route_fixed 0 [get_nets {app_wdf_wren }]

set_property is_bel_fixed 0 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]

set_property is_loc_fixed 1 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]

endgroup

對(duì)約束進(jìn)行保存后,如圖6所示,在xdc文件中生成了對(duì)網(wǎng)絡(luò)app_wdf_wren所有連接的固定布線約束。

a00822bc-9bd3-11ee-8b88-92fbcf53809c.jpg

圖6 約束后的xdc腳本

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22415

    瀏覽量

    636491
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    821

    瀏覽量

    86153
  • 文件
    +關(guān)注

    關(guān)注

    1

    文章

    594

    瀏覽量

    26066
  • 約束
    +關(guān)注

    關(guān)注

    0

    文章

    83

    瀏覽量

    13180

原文標(biāo)題:物理約束實(shí)踐:布線約束 IS_ROUTE_FIXED

文章出處:【微信號(hào):FPGA快樂(lè)學(xué)習(xí),微信公眾號(hào):FPGA快樂(lè)學(xué)習(xí)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx FPGA管腳物理約束介紹

    引言:本文我們簡(jiǎn)單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束
    發(fā)表于 07-25 10:13 ?6077次閱讀

    FPGA時(shí)序約束衍生時(shí)鐘約束和時(shí)鐘分組約束

    FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束
    發(fā)表于 06-12 17:29 ?4376次閱讀

    FPGA時(shí)序約束建立時(shí)間和保持時(shí)間

    FPGA中時(shí)序約束是設(shè)計(jì)的關(guān)鍵點(diǎn)之一,準(zhǔn)確的時(shí)鐘約束有利于代碼功能的完整呈現(xiàn)。進(jìn)行時(shí)序約束,讓軟件布局布線后的電路能夠滿足使用的要求。
    發(fā)表于 08-14 17:49 ?2303次閱讀
    <b class='flag-5'>FPGA</b>時(shí)序<b class='flag-5'>約束</b><b class='flag-5'>之</b>建立時(shí)間和保持時(shí)間

    FPGA物理約束布局約束

    在進(jìn)行布局約束前,通常會(huì)對(duì)現(xiàn)有設(shè)計(jì)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)(Implementation)編譯。在完成第一次設(shè)計(jì)實(shí)現(xiàn)編譯后,工程設(shè)計(jì)通常會(huì)不斷更新迭代,此時(shí)對(duì)于設(shè)計(jì)中一些固定不變的邏輯,設(shè)計(jì)者希望它們的編譯結(jié)果
    的頭像 發(fā)表于 01-02 14:13 ?2496次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>物理</b><b class='flag-5'>約束</b><b class='flag-5'>之</b>布局<b class='flag-5'>約束</b>

    物理約束布局約束

    [get_cellsswitch_v2_i/srio_clk_inst/srio_mmcm_inst]2. 塊布局約束通過(guò)增加非關(guān)鍵塊的邏輯密度來(lái)節(jié)省布局布線資源、提高性能。通過(guò)更好的放置來(lái)減少所選邏輯的路由延遲
    發(fā)表于 09-26 15:32

    【MiniStar FPGA開(kāi)發(fā)板】配套視頻教程——Gowin進(jìn)行物理和時(shí)序約束

    本視頻是MiniStar FPGA開(kāi)發(fā)板的配套視頻課程,主要通過(guò)工程實(shí)例介紹Gowin的物理約束和時(shí)序約束,課程內(nèi)容包括gowin的管腳約束
    發(fā)表于 05-06 15:40

    FPGA約束設(shè)計(jì)和時(shí)序分析

    FPGA/CPLD的綜合、實(shí)現(xiàn)過(guò)程中指導(dǎo)邏輯的映射和布局布線。下面主要總結(jié)一下Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析。
    發(fā)表于 09-21 07:45

    Adam Taylor玩轉(zhuǎn)MicroZed系列74:物理約束

    研究了相關(guān)的時(shí)序約束后,在設(shè)計(jì)中我們也不能忽視所能運(yùn)用到的物理約束。一個(gè)工程師最常用的物理約束是I/O管腳的放置和與每個(gè)I/O腳相關(guān)的參數(shù)定
    發(fā)表于 02-08 02:20 ?495次閱讀
    Adam Taylor玩轉(zhuǎn)MicroZed系列74:<b class='flag-5'>物理</b><b class='flag-5'>約束</b>

    FPGA開(kāi)發(fā)之時(shí)序約束(周期約束

    時(shí)序約束可以使得布線的成功率的提高,減少I(mǎi)SE布局布線時(shí)間。這時(shí)候用到的全局約束就有周期約束和偏移約束
    發(fā)表于 02-09 02:56 ?931次閱讀

    FPGA設(shè)計(jì)約束技巧XDC約束I/O篇(下)

    XDC中的I/O約束雖然形式簡(jiǎn)單,但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應(yīng)用特性決定了其在接口上有多種構(gòu)建和實(shí)現(xiàn)方式,所以從UCF到XDC的轉(zhuǎn)換過(guò)程中,最具挑戰(zhàn)的可以說(shuō)便是本文將要
    發(fā)表于 11-17 19:01 ?8240次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計(jì)<b class='flag-5'>約束</b>技巧<b class='flag-5'>之</b>XDC<b class='flag-5'>約束</b><b class='flag-5'>之</b>I/O篇(下)

    XDC約束物理約束的介紹

    觀看視頻,了解和學(xué)習(xí)有關(guān)XDC約束,包括時(shí)序,以及物理約束相關(guān)知識(shí)。
    的頭像 發(fā)表于 01-07 07:10 ?7298次閱讀
    XDC<b class='flag-5'>約束</b>及<b class='flag-5'>物理</b><b class='flag-5'>約束</b>的介紹

    簡(jiǎn)述Xilinx FPGA管腳物理約束解析

    引言:本文我們簡(jiǎn)單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束
    的頭像 發(fā)表于 04-27 10:36 ?6308次閱讀
    簡(jiǎn)述Xilinx <b class='flag-5'>FPGA</b>管腳<b class='flag-5'>物理</b><b class='flag-5'>約束</b>解析

    DDR4布線allegro約束規(guī)則設(shè)置綜述

    DDR4布線allegro約束規(guī)則設(shè)置綜述
    發(fā)表于 09-08 10:34 ?0次下載

    Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析

    FPGA/CPLD的綜合、實(shí)現(xiàn)過(guò)程中指導(dǎo)邏輯的映射和布局布線。下面主要總結(jié)一下Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析。
    的頭像 發(fā)表于 04-27 10:08 ?2655次閱讀

    Xilinx FPGA約束設(shè)置基礎(chǔ)

    LOC約束FPGA設(shè)計(jì)中最基本的布局約束和綜合約束,能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置,可實(shí)現(xiàn)絕對(duì)定位、范圍定位以及區(qū)域定位。
    發(fā)表于 04-26 17:05 ?2552次閱讀
    Xilinx <b class='flag-5'>FPGA</b>的<b class='flag-5'>約束</b>設(shè)置基礎(chǔ)