
IS_ROUTE_FIXED命令用于指定網(wǎng)絡(luò)的所有布線進(jìn)行固定約束。進(jìn)入Implemented頁(yè)面后,Netlist窗口如圖1所示,其中Nets文件展開(kāi)后可以看到工程中所有的布線網(wǎng)絡(luò)。

圖1Netlist窗口
如圖2所示,選中網(wǎng)絡(luò)app_wdf_wren,右鍵菜單中單擊FixRouting選項(xiàng)。

圖2 FixRouting菜單
如圖3所示,彈出的窗口中,羅列了網(wǎng)絡(luò)app_wdf_wren驅(qū)動(dòng)的所有連線,默認(rèn)情況下,直接點(diǎn)擊OK將會(huì)固定約束網(wǎng)絡(luò)app_wdf_wren的所有連線。

圖3 FixRouting窗口
如圖4所示,在網(wǎng)絡(luò)app_wdf_wren右鍵菜單中單擊NetProperties選項(xiàng),將會(huì)顯示其屬性頁(yè)面。

圖4 NetProperties菜單
如圖5所示,在網(wǎng)絡(luò)app_wdf_wren的NetProperties->Properties頁(yè)面中,可以看到IS_FOUTE_FIXED被勾選了。在對(duì)網(wǎng)絡(luò)app_wdf_wren進(jìn)行Fix Routing單擊之前,這個(gè)選擇默認(rèn)是不勾選的。

圖5 NetProperties頁(yè)面
此時(shí)的Tcl Console也會(huì)因?yàn)檫M(jìn)行了FixRouting單擊后,產(chǎn)生了如下的幾行約束腳本。約束腳本中使用了is_route_fixed約束命令。
startgroup
set_property is_route_fixed 0 [get_nets {app_wdf_wren }]
set_property is_bel_fixed 0 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]
set_property is_loc_fixed 1 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]
endgroup
對(duì)約束進(jìn)行保存后,如圖6所示,在xdc文件中生成了對(duì)網(wǎng)絡(luò)app_wdf_wren所有連接的固定布線約束。

圖6 約束后的xdc腳本
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1660文章
22415瀏覽量
636491 -
布線
+關(guān)注
關(guān)注
9文章
821瀏覽量
86153 -
文件
+關(guān)注
關(guān)注
1文章
594瀏覽量
26066 -
約束
+關(guān)注
關(guān)注
0文章
83瀏覽量
13180
原文標(biāo)題:物理約束實(shí)踐:布線約束 IS_ROUTE_FIXED
文章出處:【微信號(hào):FPGA快樂(lè)學(xué)習(xí),微信公眾號(hào):FPGA快樂(lè)學(xué)習(xí)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Xilinx FPGA管腳物理約束介紹
FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束
FPGA時(shí)序約束之建立時(shí)間和保持時(shí)間
FPGA物理約束之布局約束
物理約束之布局約束
【MiniStar FPGA開(kāi)發(fā)板】配套視頻教程——Gowin進(jìn)行物理和時(shí)序約束
FPGA的約束設(shè)計(jì)和時(shí)序分析
Adam Taylor玩轉(zhuǎn)MicroZed系列74:物理約束
FPGA開(kāi)發(fā)之時(shí)序約束(周期約束)
FPGA設(shè)計(jì)約束技巧之XDC約束之I/O篇(下)
Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析
Xilinx FPGA的約束設(shè)置基礎(chǔ)
FPGA物理約束之布線約束
評(píng)論