臺(tái)積電于2月19日在ISSCC 2024大會(huì)上展示了專為高性能計(jì)算與AI芯片設(shè)計(jì)的全新封裝解決方案，其基于已有的3D封裝與HBM技術(shù)進(jìn)行融合，并融入硅光子技術(shù)，以提升芯片間的連接效率和降低功率消耗。

臺(tái)積電業(yè)務(wù)開發(fā)高級(jí)副總裁張曉強(qiáng)在會(huì)議發(fā)言中指出該項(xiàng)技術(shù)主要致力于提升AI加速器性能。隨著HBM高帶寬存儲(chǔ)芯片及chiplet小芯片數(shù)量的增多，需要更多的功能元件與片上基板，從而面臨巨大的互聯(lián)及電源挑戰(zhàn)。

張曉強(qiáng)進(jìn)一步闡述道，臺(tái)積電最新封裝技術(shù)中，硅光子技術(shù)的運(yùn)用能夠使用光纖取代傳統(tǒng)的IO電路進(jìn)行數(shù)據(jù)傳輸，同時(shí)利用混合粘合技術(shù)實(shí)現(xiàn)異構(gòu)芯片堆疊與基板上的安裝，最大化提升IO性能。借助硅中間件安裝計(jì)算芯片和HBM芯片，并采用集成穩(wěn)壓器應(yīng)對(duì)供電問題。

關(guān)于這一新型封裝技術(shù)的商業(yè)化時(shí)間，張曉強(qiáng)暫時(shí)沒有給出確切消息。雖然當(dāng)前精細(xì)度最高的芯片能容納最多的1000億個(gè)晶體管，但在AI應(yīng)用領(lǐng)域，3D封裝技術(shù)已經(jīng)實(shí)現(xiàn)單個(gè)芯片可容納1萬億個(gè)晶體管的極限。