電子發(fā)燒友網(wǎng)報(bào)道 近日消息，臺(tái)積電計(jì)劃在嘉義科學(xué)園區(qū)先進(jìn)封裝二期和南部科學(xué)園區(qū)三期各建設(shè)兩座先進(jìn)封裝廠。這4座新廠的建成，將顯著提升臺(tái)積電在先進(jìn)封裝領(lǐng)域的產(chǎn)能，進(jìn)一步鞏固其在全球半導(dǎo)體產(chǎn)業(yè)鏈中的核心地位。

臺(tái)積電在季度法人說(shuō)明會(huì)上透露，先進(jìn)封裝業(yè)務(wù)在2025年已貢獻(xiàn)約一成的企業(yè)營(yíng)收，且未來(lái)增速預(yù)計(jì)將超過(guò)公司整體平均水平。在資本支出方面，先進(jìn)封裝、掩膜制造及其他項(xiàng)目將合計(jì)占到臺(tái)積電今年整體資本開銷的10%至20%?？紤]到臺(tái)積電下一代前端先進(jìn)制程產(chǎn)能預(yù)計(jì)在2027年至2029年間大規(guī)模上線，此次提前擴(kuò)充后端先進(jìn)封裝產(chǎn)能，有助于實(shí)現(xiàn)前后端產(chǎn)能的協(xié)調(diào)與同步，保障企業(yè)在芯片制造產(chǎn)業(yè)鏈的高效運(yùn)作。

隨著AI技術(shù)的迅猛發(fā)展，對(duì)芯片性能的要求日益嚴(yán)苛。傳統(tǒng)封裝技術(shù)已難以滿足AI芯片對(duì)高性能、低功耗和高集成度的需求。在此背景下，先進(jìn)封裝技術(shù)應(yīng)運(yùn)而生，成為提升AI芯片性能的關(guān)鍵手段。

先進(jìn)封裝技術(shù)通過(guò)2.5D封裝、3D封裝、扇出型封裝以及異質(zhì)集成封裝等方式，實(shí)現(xiàn)了芯片內(nèi)部組件的高密度集成和高效互連。這不僅顯著提升了AI芯片的性能和功耗比，還推動(dòng)了AI芯片的小型化和集成化，為自動(dòng)駕駛、智能家居、醫(yī)療健康等物聯(lián)網(wǎng)領(lǐng)域提供了強(qiáng)有力的支持。

以HBM（高帶寬內(nèi)存）為例，其本質(zhì)上是一種高度依賴3D堆疊與先進(jìn)封裝工藝的產(chǎn)品。無(wú)論是TSV（硅通孔）、微凸點(diǎn)，還是與GPU、加速器的近距離互連，封裝環(huán)節(jié)都已從“成本中心”轉(zhuǎn)變?yōu)闆Q定性能、良率與交付節(jié)奏的關(guān)鍵變量。

臺(tái)積電作為全球半導(dǎo)體制造的龍頭，在先進(jìn)封裝領(lǐng)域擁有深厚的技術(shù)積淀和強(qiáng)大的產(chǎn)能掌控力。目前，臺(tái)積電已在CoWoS（Chip-on-Wafer-on-Substrate）、SoIC（System on Integrated Chips）等先進(jìn)封裝技術(shù)上取得了顯著進(jìn)展。

CoWoS技術(shù)通過(guò)硅中介層實(shí)現(xiàn)芯片間的高速數(shù)據(jù)傳輸，顯著提高了芯片的集成度和性能。臺(tái)積電預(yù)計(jì)，到2026年底，每月的CoWoS晶圓產(chǎn)能將達(dá)到約12.5萬(wàn)片，較2024年底的2.6-2.8萬(wàn)片/月翻了一倍多。這一產(chǎn)能的擴(kuò)張，將有效緩解當(dāng)前AI芯片供應(yīng)緊張的局面。

SoIC技術(shù)則專注于實(shí)現(xiàn)高密度的芯片垂直堆疊，進(jìn)一步減小了芯片的形狀系數(shù)和互連電容，提高了功率效率。臺(tái)積電正在逐步增加SoIC的產(chǎn)能，預(yù)計(jì)到2026年底，每月的SoIC產(chǎn)能將達(dá)到約2萬(wàn)片晶圓。此外，臺(tái)積電還在開發(fā)CoPoS（Chip-on-Package-on-Substrate）技術(shù)，旨在提升封裝面積利用率、生產(chǎn)效率并降低成本。

除了技術(shù)層面的突破，臺(tái)積電還在組織架構(gòu)上進(jìn)行了重大調(diào)整。公司計(jì)劃任命首位先進(jìn)封裝“總廠廠長(zhǎng)”，實(shí)現(xiàn)旗下所有先進(jìn)封裝廠區(qū)的統(tǒng)籌管理。

臺(tái)積電投資建設(shè)4座先進(jìn)封裝設(shè)施，是其應(yīng)對(duì)AI時(shí)代挑戰(zhàn)、鞏固行業(yè)領(lǐng)先地位的重要舉措。