11月20日至21日，2025集成電路發(fā)展論壇（成渝）暨三十一屆集成電路設(shè)計(jì)業(yè)展覽會(huì)（簡(jiǎn)稱ICCAD-Expo 2025）在成都西博城成功舉辦。超6300位行業(yè)嘉賓以及2000余家來自國內(nèi)外的集成電路企業(yè)齊聚一堂，共同圍繞集成電路產(chǎn)業(yè)展開了深入且富有成效的探討。為期兩天的會(huì)議中，概倫電子通過主題演講、技術(shù)演講、展臺(tái)展示等形式充分展示了其先進(jìn)的EDA產(chǎn)品與技術(shù)，聚焦深化設(shè)計(jì)與工藝協(xié)同，并呼吁產(chǎn)業(yè)鏈上下游企業(yè)協(xié)同共建EDA+IP生態(tài)，共促國內(nèi)集成電路行業(yè)發(fā)展。

高峰論壇

|11月20日，概倫電子高級(jí)副總裁劉文超博士在ICCAD高峰論壇上發(fā)表題為《深化設(shè)計(jì)與工藝協(xié)同，共建EDA和IP生態(tài)》的演講，聚焦集成電路產(chǎn)業(yè)發(fā)展痛點(diǎn)，分享生態(tài)共建探索路徑。

當(dāng)前集成電路已邁入3nm、2nm先進(jìn)工藝時(shí)代，單純依靠晶體管縮微的發(fā)展模式難以為繼，DTCO與STCO的協(xié)同設(shè)計(jì)成為提升算力、提高集成度的核心手段。受限于高端制造設(shè)備等因素，國產(chǎn)先進(jìn)工藝發(fā)展路徑與國際出現(xiàn)差異，加之成熟工藝在汽車電子等領(lǐng)域的新需求，設(shè)計(jì)與工藝深度協(xié)同更顯迫切。

概倫電子的生態(tài)協(xié)作實(shí)踐：以器件建模、電路仿真等核心技術(shù)能力為支撐，聯(lián)動(dòng)產(chǎn)業(yè)鏈上下游，參與國產(chǎn)EDA漢擎底座建設(shè)，打造兼容主流標(biāo)準(zhǔn)的PDK全流程工具；通過與銳成芯微的進(jìn)一步合作，豐富IP領(lǐng)域布局；同時(shí)，積極參與國產(chǎn)EDA工具鏈串聯(lián)與驗(yàn)證，助力設(shè)計(jì)企業(yè)提升COT能力。

能否為客戶創(chuàng)造價(jià)值仍然是評(píng)判國產(chǎn)EDA工具的唯一標(biāo)準(zhǔn)。國內(nèi)120余家EDA企業(yè)需要統(tǒng)一的數(shù)據(jù)底座和標(biāo)準(zhǔn)才能更好地實(shí)現(xiàn)強(qiáng)強(qiáng)聯(lián)合，與芯片制造、設(shè)計(jì)、設(shè)備等領(lǐng)域企業(yè)伙伴一起，共建更穩(wěn)定、安全、繁榮的集成電路生態(tài)圈。

專題論壇 - EDA與IC設(shè)計(jì)服務(wù)

|11月21日上午舉行的專題論壇“EDA與IC設(shè)計(jì)服務(wù)”上，概倫電子高級(jí)經(jīng)理秦朝政發(fā)表《DTCO驅(qū)動(dòng)的EDA/IP解決方案》技術(shù)演講。

長(zhǎng)期以來，EDA的成長(zhǎng)與芯片工藝節(jié)點(diǎn)的演進(jìn)密切相關(guān)。隨著制造工藝進(jìn)入14nm以下的節(jié)點(diǎn)，工藝節(jié)點(diǎn)的技術(shù)潛力不能單純依賴工藝微縮不能釋放，更需要設(shè)計(jì)流程和工藝流程的協(xié)同優(yōu)化（DTCO）。DTCO需要芯片設(shè)計(jì)廠商更早地介入到工藝開發(fā)，評(píng)估關(guān)鍵工藝帶來的PPA優(yōu)勢(shì)和對(duì)良率的影響。工藝技術(shù)經(jīng)過DTCO方法評(píng)估后，占到了PPA提升的40%以上。

概倫電子為工藝開發(fā)與制造、芯片設(shè)計(jì)提供以DTCO為驅(qū)動(dòng)的EDA及IP開發(fā)解決方案。同時(shí)，通過DTCO方法學(xué)賦能COT平臺(tái)，概倫也能夠?yàn)镮DM/設(shè)計(jì)公司持續(xù)提供專業(yè)的COT解決方案，助力先進(jìn)工藝研發(fā)和芯片設(shè)計(jì)COT平臺(tái)能力提升。

概倫展臺(tái)技術(shù)演講

本屆ICCAD，概倫電子連續(xù)兩天在展臺(tái)上安排了十余場(chǎng)技術(shù)演講，通過深入講解和交流互動(dòng)，現(xiàn)場(chǎng)展示了概倫電子成立15年以來的技術(shù)積累和創(chuàng)新工具。

概倫電子總監(jiān)章勝帶來《平臺(tái)賦能：先進(jìn)工藝K庫和版圖自動(dòng)化實(shí)踐》技術(shù)演講。他表示，隨著工藝難度增大（器件尺寸在縮?。┖驮O(shè)計(jì)難度增大 (設(shè)計(jì)裕量在減小)，用戶需要更復(fù)雜的特征提取模型、更多的工藝角和更高質(zhì)量的單元庫。概倫電子標(biāo)準(zhǔn)單元庫特征化解決方案NanoCell基于概倫的技術(shù)平臺(tái)，立足器件建模和仿真器領(lǐng)域深厚的技術(shù)積累，解決標(biāo)準(zhǔn)單元庫特征提取遇到的難點(diǎn)和挑戰(zhàn)，具備萬核級(jí)并行分布和云上研發(fā)加速技術(shù)。此外，標(biāo)準(zhǔn)單元庫版圖自動(dòng)化解決方案AutoCell同樣擁有平臺(tái)底座產(chǎn)品賦能和技術(shù)支撐。概倫電子布局標(biāo)準(zhǔn)單元庫自動(dòng)化平臺(tái)， 持續(xù)開發(fā)和發(fā)展標(biāo)準(zhǔn)單元庫建庫EDA產(chǎn)品，形成平臺(tái)化產(chǎn)品矩陣。

概倫電子高級(jí)經(jīng)理秦朝政帶來《設(shè)計(jì)賦能，工藝加速：Design Enablement 案例分享》，他提到Design Enablement是聯(lián)動(dòng)集成電路設(shè)計(jì)與制造的關(guān)鍵技術(shù)環(huán)節(jié)，能加速設(shè)計(jì)實(shí)現(xiàn)、縮短TTM、加速工藝平臺(tái)遷移和提升YPPA。同時(shí)，COT平臺(tái)建設(shè)可針對(duì)芯片應(yīng)用的特點(diǎn)和指標(biāo)，對(duì)工藝、器件、工具和流程進(jìn)行差異化定制。概倫電子可以為IDM/設(shè)計(jì)公司持續(xù)提供專業(yè)的COT解決方案，根據(jù)設(shè)計(jì)應(yīng)用，定制工藝/器件/模型/IP，挖掘工藝平臺(tái)潛力，通過工藝/器件和電路的優(yōu)化（DTCO），打造有競(jìng)爭(zhēng)力的產(chǎn)品。

在《芯片先進(jìn)供電系統(tǒng)的EMIR解決方案》演講中，概倫電子高級(jí)主任研發(fā)工程師崔兵兵介紹了NanoPower——一款基于NanoSpice仿真器的高精度電源完整性分析工具。該工具支持動(dòng)靜態(tài)EMIR、電源網(wǎng)絡(luò)連通性檢查、等效電阻計(jì)算及Chip Power Model（CPM）等功能，適用于大規(guī)模SoC與存儲(chǔ)芯片。依托快仿技術(shù)、非線性等效模型和并行求解架構(gòu)，NanoPower在精度與效率上顯著領(lǐng)先，全面滿足先進(jìn)工藝下全芯片電源完整性收斂需求。

在《先進(jìn)支撐SoC芯片Memory的FastSPICE仿真和良率分析》演講中，概倫電子總監(jiān)任繼杰展示了NanoSpice Pro X在SoC存儲(chǔ)模塊驗(yàn)證中的強(qiáng)大能力。該工具依托突破性FastSPICE算法、智能電路識(shí)別與自動(dòng)分區(qū)技術(shù)，顯著提升仿真容量與速度。其增強(qiáng)的多線程事件驅(qū)動(dòng)架構(gòu)、后仿拓?fù)鋬?yōu)化及高效RC約簡(jiǎn)能力，全面支持大容量Memory的高精度FastSPICE仿真與良率分析，為先進(jìn)SoC設(shè)計(jì)提供可靠驗(yàn)證支撐。

在《全芯片驗(yàn)證的精度/速度和容量挑戰(zhàn)》演講中，概倫電子高級(jí)研發(fā)工程師李慧聰介紹了一款高性能數(shù)模混合仿真方案NanoSpice MS。它基于NanoSpice系列仿真器和數(shù)字仿真器VeriSim，通過VPI接口，可以實(shí)現(xiàn)模擬與數(shù)字仿真器的實(shí)時(shí)協(xié)同，支持Verilog/VHDL/SystemVerilog。此外，憑借NanoSpice Pro X的高精度與大容量?jī)?yōu)勢(shì)，能顯著提升全芯片混合信號(hào)驗(yàn)證的速度與效率。

在《NanoRam：高精度自動(dòng)化SRAM K庫解決方案》演講中，概倫電子首席研發(fā)工程師董升旭表示，先進(jìn)工藝下SRAM的精準(zhǔn)特征化對(duì)芯片性能評(píng)估至關(guān)重要。針對(duì)其結(jié)構(gòu)復(fù)雜、規(guī)模龐大的挑戰(zhàn)，NanoRam可自動(dòng)識(shí)別Bit-Cell、Latch等關(guān)鍵結(jié)構(gòu)，實(shí)現(xiàn)Arc自動(dòng)提取，并基于優(yōu)化的NanoSpice引擎高效完成時(shí)序、功耗和噪聲仿真。借助分布式并行架構(gòu)，NanoRam顯著提升K庫生成效率，助力高性能SoC快速開發(fā)。

《共建生態(tài)，28nm工藝模擬IP設(shè)計(jì)串鏈實(shí)踐》演講中，概倫電子資深架構(gòu)師程曉旭分享了NanoDesigner Pro在進(jìn)行28nm模擬IP全流程設(shè)計(jì)時(shí)的實(shí)踐過程。該平臺(tái)支持原理圖與版圖高效編輯、層次化設(shè)計(jì)和交互式驗(yàn)證，并新增了對(duì)先進(jìn)工藝的支持。無縫集成自研NanoSpice仿真引擎與NanoWave波形查看器，并兼容第三方工具，顯著加速設(shè)計(jì)收斂，助力模擬IP快速開發(fā)與生態(tài)協(xié)同。

概倫電子高級(jí)應(yīng)用工程師孫玉良在《MS-SDEP：先進(jìn)工藝高階建模能力》的技術(shù)演講中表示，工藝發(fā)展對(duì)模型挑戰(zhàn)日益加劇，概倫電子發(fā)布新一代Spec驅(qū)動(dòng)的模型自動(dòng)化提取平臺(tái)MS-SDEP，具備高效率、高精度、高質(zhì)量，工程師建模經(jīng)驗(yàn)可積累及重復(fù)使用等優(yōu)勢(shì)。目前，MS-SDEP平臺(tái)已應(yīng)用于業(yè)界多個(gè)主流工藝節(jié)點(diǎn)，內(nèi)建FinFET、BSIMBulk bin、BSIM4 Global等自動(dòng)化提取流程。MS-SDEP在先進(jìn)節(jié)點(diǎn)，可加速DTCO流程迭代，縮短SPICE模型開發(fā)周期，效率提高50%以上。同時(shí)，通過MS-SDEP自動(dòng)化流程，有助于解決人力資源短缺問題。

概倫電子應(yīng)用工程師何秋云在分享《客戶應(yīng)用驅(qū)動(dòng)：先進(jìn)工藝PCell的快速生成與驗(yàn)證》時(shí)提及，概倫電子高效自動(dòng)化的PDK開發(fā)和驗(yàn)證工具是一站式PDK解決方案，以“客戶應(yīng)用需求”為核心，PCellLab負(fù)責(zé)“快速生成”，PQLab負(fù)責(zé)“自動(dòng)化驗(yàn)證”，助力客戶快速達(dá)成PCell交付。該方案從客戶應(yīng)用場(chǎng)景切入，進(jìn)行需求拆解，隨后通過PCellLab生成PCell，PQLab進(jìn)行驗(yàn)證，從而滿足交付的合格率并快速迭代。目前，這套高效自動(dòng)化的PDK開發(fā)全流程解決方案已被多家Foundry和設(shè)計(jì)公司正式采用。

在《5萬小時(shí)概倫測(cè)試實(shí)驗(yàn)室實(shí)踐分享》演講中，概倫電子趙海斌表示，概倫電子在濟(jì)南擁有超一千平方米的半導(dǎo)體測(cè)試實(shí)驗(yàn)室，配備防塵、恒溫、恒濕的專業(yè)級(jí)環(huán)境和硬件設(shè)施，可以滿足工業(yè)界器件建模測(cè)量需求、IP設(shè)計(jì)測(cè)量需求、應(yīng)用材料及其他多種類測(cè)量需求。概倫配套的易用軟件、豐富的API接口、強(qiáng)大的腳本支持能力、內(nèi)置數(shù)據(jù)分析功能，再搭配多機(jī)并行的測(cè)試方式，可以為客戶提供定制化測(cè)量方案、快速響應(yīng)客戶需求。同時(shí)，實(shí)驗(yàn)室擁有大量的、多節(jié)點(diǎn)的實(shí)測(cè)經(jīng)驗(yàn)和數(shù)據(jù)，能為Foundry、設(shè)計(jì)公司、科研院所長(zhǎng)期提供高質(zhì)量且高效率的測(cè)試服務(wù)。

本次ICCAD展臺(tái)技術(shù)演講作為2025概倫電子用戶大會(huì)的重要延續(xù)，不僅展現(xiàn)了概倫在集成電路領(lǐng)域的技術(shù)實(shí)力與市場(chǎng)洞察，更凝聚了產(chǎn)業(yè)鏈上下游企業(yè)協(xié)同創(chuàng)新的共識(shí)。未來，概倫電子將持續(xù)以DTCO方法學(xué)為核心，深化與上下游企業(yè)的技術(shù)協(xié)作，共建開放共贏的EDA+IP產(chǎn)業(yè)生態(tài)，為我國集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展注入強(qiáng)勁動(dòng)能。