由于 AI 芯片的硬件與軟件之間存在高度復雜且相互依賴的關(guān)系，定制 AI 芯片已成為當今半導體行業(yè)中資金投入最高、風險最大的研發(fā)項目之一。一旦設(shè)計需要重新設(shè)計進行二次流片，成本還會大幅攀升，甚至會帶來錯失融資機會、產(chǎn)品上市延期以及由此導致的市場份額流失等嚴重后果。

隨著越來越多的芯片公司和初創(chuàng)企業(yè)投入到 AI 芯片開發(fā)中，一次流片成功已經(jīng)成為技術(shù)、財務和商業(yè)層面的剛性要求。

以下是開發(fā) AI 芯片時實現(xiàn)一次流片成功的十條驗證有效的策略：

1. 優(yōu)先開展早期架構(gòu)探索

從一開始就對 AI 芯片架構(gòu)進行優(yōu)化，往往能夠帶來顯著回報。借助新思科技 Platform Architect 等先進的建模與仿真工具進行早期架構(gòu)探索，可以允許團隊評估算力、存儲與互連的不同配置方案及其權(quán)衡取舍。從而針對特定 AI 工作負載對性能和功耗進行優(yōu)化。

由于大多數(shù) AI 芯片采用 Multi-Die 設(shè)計，還可以使用專用工具對整體封裝內(nèi)的芯粒劃分與配置進行分析和優(yōu)化。通過優(yōu)先開展早期架構(gòu)探索，開發(fā)者團隊可以迅速識別潛在問題，并針對復雜算法和海量 AI 數(shù)據(jù)集對設(shè)計進行優(yōu)化。

2. 采用經(jīng)硅驗證的 IP 解決方案

使用經(jīng)過硅驗證的 IP，包括高速接口、內(nèi)存控制器、專用加速器和安全 IP，可以顯著降低風險并加快開發(fā)進度。新思科技提供業(yè)內(nèi)最完整的 IP 產(chǎn)品組合，其解決方案已在所有主要晶圓廠和不同工藝節(jié)點完成硅驗證，并與 PHY、控制器及驗證 IP 預先完成驗證，同時符合主流行業(yè)標準。這些特性共同促進了生態(tài)系統(tǒng)的互操作性和可靠性，降低了系統(tǒng)集成難度，使設(shè)計團隊能夠?qū)⒕Ω嗤度氲讲町惢瘎?chuàng)新上。

3. 實現(xiàn)軟硬件協(xié)同設(shè)計

AI 芯片并非孤立運行，而是整個系統(tǒng)的一部分，該系統(tǒng)還包括軟件、固件以及外部組件。在流片前規(guī)劃階段就引入軟件團隊，有助于確保硬件設(shè)計能夠匹配 AI 芯片將支持的算法和框架。通過提供硬件模型，讓真實軟件能夠在芯片尚未到位前就運行，團隊可以在早期就進行功能驗證、實際運行性能優(yōu)化，并提前發(fā)現(xiàn)缺陷或集成問題，避免影響產(chǎn)品質(zhì)量或交付。

4. 在整個開發(fā)過程中持續(xù)優(yōu)化能效

AI 工作負載正對全球能源資源和基礎(chǔ)設(shè)施造成巨大壓力。功耗效率過去常常是芯片設(shè)計中的事后考量，如今已成為貫穿始終的核心關(guān)注點，直接影響 AI 芯片的商業(yè)可行性、差異化能力和可持續(xù)性。功耗建模可以幫助團隊做出更加理性的架構(gòu)決策，在不影響性能目標的前提下盡可能降低能耗。根據(jù)新思科技的客戶調(diào)研結(jié)果，相比在設(shè)計后期進行調(diào)整，在早期架構(gòu)探索和 RTL 階段就關(guān)注功耗，對整體能效的影響更積極正向。

5. 進行嚴格的 RTL 設(shè)計驗證

穩(wěn)健的 RTL 驗證策略應結(jié)合仿真、形式化驗證和覆蓋率驅(qū)動方法學，能夠確保功能和性能需求均得到滿足。采用 AI 驅(qū)動的行業(yè)標準流程進行早期且持續(xù)的驗證，有助于最大程度降低遺漏缺陷和后期意外的風險。

引入新思科技 ZeBu 等硬件輔助驗證(HAV)工具進行 RTL 仿真，可幫助團隊在接近真實應用條件下驗證系統(tǒng)行為、軟件集成情況和性能表現(xiàn)。硬件仿真還能捕捉僅靠傳統(tǒng)仿真可能會遺漏的功能缺陷、邊界場景和集成問題，從而降低昂貴的重新設(shè)計風險。

6. 利用 AI 驅(qū)動的 EDA 工具提升效率并優(yōu)化 PPA

AI 驅(qū)動的 EDA 工具將回歸學習(RL)、智能助理和數(shù)據(jù)分析引入設(shè)計流程，實現(xiàn)日常任務的自動化處理，并挖掘設(shè)計優(yōu)化空間。這些工具能夠快速評估成千上萬種設(shè)計方案，幫助團隊縮短設(shè)計周期、減少人工優(yōu)化工作，并實現(xiàn)更具挑戰(zhàn)性的功耗、性能與面積(PPA)目標。

7.先進封裝設(shè)計與仿真

AI 芯片通常需要采用先進封裝方案，如 Multi-Die 架構(gòu)。Multi-Die 架構(gòu)允許將不同節(jié)點的芯粒組合在同一封裝內(nèi)，因此能夠提升靈活性、降低成本，并滿足性能需求。然而，要實現(xiàn)功能優(yōu)化并避免后期問題，需要在早期就對封裝系統(tǒng)進行協(xié)同設(shè)計、仿真與分析，包括信號完整性和熱分析。

芯片設(shè)計團隊與封裝團隊的密切協(xié)作，有助于確保從互連到散熱的各個方面都針對性能、整體成本和一次成片成功進行優(yōu)化。

8. 開展全面的硅前系統(tǒng)級驗證

在設(shè)計送交晶圓廠之前，使用新思科技 HAPS 等平臺進行大規(guī)模硬件加速仿真、原型驗證和系統(tǒng)級驗證至關(guān)重要。通過實施全面的測試計劃、真實接口驗證板卡以及具備高級調(diào)試能力的快速軟件環(huán)境，可以顯著提高一次流片成功的概率，并在首批流片返回后加速上電和調(diào)試。

對于最先進的 AI 芯片設(shè)計而言，達到這種成熟度水平往往需要進行千萬億次級別的驗證與驗證循環(huán)。

9. 實現(xiàn)測試與全生命周期管理能力

測試策略應在首批流片回片前就完成部署，尤其是在開發(fā) Multi-Die 設(shè)計時更是如此。面向測試的設(shè)計(DFT)能力，如掃描鏈和內(nèi)建自測試(BIST)，可以提升故障檢測與定位能力。這些機制能夠提供有價值的數(shù)據(jù)洞察，幫助提升良率、可靠性和性能。

還可與芯片生命周期管理(SLM)解決方案結(jié)合，在芯片整個生命周期內(nèi)實現(xiàn)持續(xù)監(jiān)控和優(yōu)化。

10. 盡早選擇外部合作伙伴

與外部合作伙伴(包括晶圓廠和技術(shù)合作方)保持早期且持續(xù)的合作，對項目成功至關(guān)重要。晶圓廠能夠在工藝能力和可制造性方面提供關(guān)鍵指導。新思科技這樣的技術(shù)合作伙伴能夠提供關(guān)鍵設(shè)計工具、經(jīng)硅驗證的 IP 以及基于協(xié)作的設(shè)計服務。兩者共同幫助設(shè)計團隊連接 AI 芯片所需協(xié)同工作的軟硬件生態(tài)系統(tǒng)。

與這些合作伙伴協(xié)作，可以彌補自有資源和經(jīng)驗的不足，使團隊將更多精力聚焦于核心能力和創(chuàng)新，從而提升設(shè)計質(zhì)量并加快產(chǎn)品上市速度。盡早建立重要合作關(guān)系，并在整個設(shè)計周期中持續(xù)協(xié)作，是優(yōu)化 AI 芯片性能、良率和可靠性的關(guān)鍵。同時，這也有助于確保從流片到原型驗證乃至量產(chǎn)優(yōu)化的順利過渡。

實現(xiàn)一次流片成功

AI 芯片開發(fā)這一具有極高風險的領(lǐng)域 ，容錯空間極其有限。動輒超過 1 億美元 的投資規(guī)模，以及每一個決策背后都可能帶來的高昂延期成本，使得首次流片即成功(first?pass silicon success)成為至關(guān)重要的目標。

采用嚴謹且前瞻性的開發(fā)方法，包括優(yōu)先進行早期架構(gòu)探索、采用經(jīng)硅驗證的 IP、使用 AI 驅(qū)動的 EDA 工具、開展大規(guī)模硬件加速驗證、及早推進軟件開發(fā)、建立健全的 DFT 與 SLM 體系、以及強化跨團隊協(xié)作，能夠幫助工程團隊有效降低風險，并在既定時間和預算范圍內(nèi)實現(xiàn)突破性的性能表現(xiàn)。

新思科技作為值得信賴的合作伙伴，致力于助力 AI 芯片公司實現(xiàn)一次流片成功，加速創(chuàng)新。