AD9642：高性能14位ADC的設(shè)計(jì)與應(yīng)用解析

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，高性能的模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是實(shí)現(xiàn)精確信號(hào)處理和數(shù)據(jù)采集的關(guān)鍵組件。AD9642作為一款14位的ADC，以其卓越的性能和豐富的特性，在通信、超聲設(shè)備等眾多領(lǐng)域得到了廣泛應(yīng)用。本文將深入剖析AD9642的特性、性能指標(biāo)、工作原理以及設(shè)計(jì)應(yīng)用中的要點(diǎn)。

文件下載：AD9642.pdf

一、AD9642概述

AD9642是一款14位的ADC，具備高達(dá)250 MSPS的采樣速度，專為通信應(yīng)用而設(shè)計(jì)，旨在滿足低成本、小尺寸、寬帶寬和多功能的需求。它采用32引腳的LFCSP封裝，工作溫度范圍為 - 40°C至 + 85°C，并且受到美國(guó)專利的保護(hù)。

1.1 關(guān)鍵特性

• 高性能指標(biāo)：在185 MHz輸入信號(hào)和250 MSPS采樣率下，信噪比（SNR）可達(dá)71.0 dBFS，無(wú)雜散動(dòng)態(tài)范圍（SFDR）為83 dBc；在200 MHz、 - 1 dBFS輸入信號(hào)和250 MSPS采樣率下，輸入噪聲為 - 152.0 dBFS/Hz。
• 低功耗設(shè)計(jì)：在250 MSPS采樣率和1.8 V電源電壓下，總功耗僅為390 mW。
• 靈活的輸入輸出：提供LVDS（ANSI - 644標(biāo)準(zhǔn)）輸出，具有1至8的整數(shù)輸入時(shí)鐘分頻器（最大輸入625 MHz），采樣率最高可達(dá)250 MSPS；模擬輸入范圍靈活，為1.4 V p - p至2.0 V p - p（標(biāo)稱1.75 V p - p）。
• 其他特性：集成ADC電壓參考，具備時(shí)鐘占空比穩(wěn)定器，支持串口控制和節(jié)能掉電模式。

1.2 應(yīng)用領(lǐng)域

AD9642的應(yīng)用范圍廣泛，涵蓋了通信領(lǐng)域的多樣性無(wú)線電系統(tǒng)、多模式數(shù)字接收機(jī)（如3G、TD - SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE等）、I/Q解調(diào)系統(tǒng)、智能天線系統(tǒng)，以及通用軟件無(wú)線電、超聲設(shè)備和寬帶數(shù)據(jù)應(yīng)用等。

二、性能指標(biāo)分析

2.1 DC指標(biāo)

ADC的直流指標(biāo)包括分辨率、精度、失調(diào)誤差、增益誤差、微分非線性（DNL）、積分非線性（INL）等。AD9642的分辨率為14位，保證無(wú)失碼。失調(diào)誤差和增益誤差在不同型號(hào)（AD9642 - 170、AD9642 - 210、AD9642 - 250）和溫度范圍內(nèi)有不同的指標(biāo)，例如在全溫度范圍內(nèi)，AD9642 - 250的失調(diào)誤差最大為±10 mV，增益誤差為 + 3/ - 7 %FSR。

2.2 AC指標(biāo)

交流指標(biāo)主要關(guān)注信號(hào)處理的動(dòng)態(tài)性能，如信噪比（SNR）、信噪失真比（SINAD）、有效位數(shù)（ENOB）、二次或三次諧波、無(wú)雜散動(dòng)態(tài)范圍（SFDR）等。以AD9642 - 250為例，在25°C、輸入頻率為185 MHz時(shí)，SNR為71.4 dBFS，SFDR為86 dBc。

2.3 數(shù)字指標(biāo)

數(shù)字指標(biāo)涉及時(shí)鐘輸入、邏輯輸入和數(shù)字輸出等方面。時(shí)鐘輸入支持CMOS、LVDS、LVPECL等多種邏輯電平，內(nèi)部共模偏置為0.9 V；邏輯輸入和輸出具有特定的電壓、電流和電阻等參數(shù)要求。

2.4 開關(guān)指標(biāo)

開關(guān)指標(biāo)包括時(shí)鐘輸入?yún)?shù)（如輸入時(shí)鐘速率、轉(zhuǎn)換速率、時(shí)鐘周期、脈沖寬度等）和數(shù)據(jù)輸出參數(shù)（如數(shù)據(jù)傳播延遲、DCO傳播延遲、DCO - 數(shù)據(jù)偏斜、流水線延遲等）。AD9642的轉(zhuǎn)換速率最高可達(dá)250 MSPS，流水線延遲為10個(gè)周期。

三、工作原理

3.1 ADC架構(gòu)

AD9642采用多級(jí)、差分流水線架構(gòu)，集成了輸出誤差校正邏輯。前端為采樣保持電路，后續(xù)是流水線式開關(guān)電容ADC。每個(gè)階段的量化輸出在數(shù)字校正邏輯中組合成最終的14位結(jié)果。流水線架構(gòu)允許第一級(jí)處理新的輸入樣本，其余階段處理先前的樣本，采樣發(fā)生在時(shí)鐘的上升沿。

3.2 模擬輸入

模擬輸入是一個(gè)差分開關(guān)電容電路，設(shè)計(jì)用于處理差分輸入信號(hào)以實(shí)現(xiàn)最佳性能。時(shí)鐘信號(hào)將輸入在采樣模式和保持模式之間切換，輸入切換到采樣模式時(shí)，信號(hào)源需能夠在半個(gè)時(shí)鐘周期內(nèi)對(duì)采樣電容充電并穩(wěn)定。在輸入串聯(lián)一個(gè)小電阻可減少驅(qū)動(dòng)源輸出級(jí)所需的峰值瞬態(tài)電流，跨接輸入放置一個(gè)并聯(lián)電容可提供動(dòng)態(tài)充電電流。

3.3 電壓參考

AD9642內(nèi)置穩(wěn)定且精確的電壓參考，可通過(guò)SPI調(diào)整參考電壓來(lái)調(diào)節(jié)滿量程輸入范圍，ADC的輸入跨度與參考電壓變化呈線性關(guān)系。

3.4 時(shí)鐘輸入

為實(shí)現(xiàn)最佳性能，AD9642的采樣時(shí)鐘輸入CLK + 和CLK - 應(yīng)采用差分信號(hào)。時(shí)鐘輸入結(jié)構(gòu)靈活，可接受CMOS、LVDS、LVPECL或正弦波信號(hào)。輸入時(shí)鐘分頻器可將輸入時(shí)鐘整數(shù)分頻1至8倍，默認(rèn)啟用占空比穩(wěn)定器（DCS），可提供標(biāo)稱50%占空比的內(nèi)部時(shí)鐘信號(hào)，減少時(shí)鐘占空比對(duì)性能的影響。但輸入時(shí)鐘上升沿的抖動(dòng)仍需重點(diǎn)關(guān)注，在IF欠采樣應(yīng)用中，抖動(dòng)對(duì)性能的影響更為明顯。

3.5 功耗與待機(jī)模式

AD9642的功耗與采樣率成正比。通過(guò)設(shè)置內(nèi)部掉電模式位，可將其置于掉電模式或待機(jī)模式。掉電模式下，ADC典型功耗為2.5 mW，輸出驅(qū)動(dòng)器處于高阻態(tài)；待機(jī)模式可在需要更快喚醒時(shí)間時(shí)保持內(nèi)部參考電路供電。

3.6 數(shù)字輸出

數(shù)字輸出驅(qū)動(dòng)器可配置為ANSI LVDS或降低擺幅LVDS，數(shù)據(jù)格式可通過(guò)SPI控制選擇偏移二進(jìn)制、二進(jìn)制補(bǔ)碼或格雷碼。數(shù)字輸出具有三態(tài)功能，可通過(guò)SPI接口啟用。數(shù)據(jù)輸出有10個(gè)輸入采樣時(shí)鐘周期的流水線延遲，數(shù)據(jù)在時(shí)鐘信號(hào)上升沿后一個(gè)傳播延遲（tPD）可用。

四、SPI接口

AD9642的SPI接口允許用戶通過(guò)ADC內(nèi)部的結(jié)構(gòu)化寄存器空間配置轉(zhuǎn)換器的特定功能或操作。SPI接口由SCLK、SDIO和CSB三個(gè)引腳定義，SCLK用于同步讀寫數(shù)據(jù)，SDIO是雙向引腳，CSB是低電平有效控制引腳。通過(guò)SPI可訪問(wèn)的功能包括設(shè)置掉電或待機(jī)模式、訪問(wèn)DCS、數(shù)字調(diào)整轉(zhuǎn)換器偏移、設(shè)置測(cè)試模式、設(shè)置輸出模式和相位、調(diào)整輸出延遲、設(shè)置參考電壓以及啟用同步功能等。

五、設(shè)計(jì)應(yīng)用要點(diǎn)

5.1 電源和接地

建議使用兩個(gè)獨(dú)立的1.8 V電源，一個(gè)用于模擬（AVDD），一個(gè)用于數(shù)字輸出（DRVDD）。在PCB板級(jí)，應(yīng)使用多個(gè)不同的去耦電容覆蓋高低頻，且電容應(yīng)靠近電源入口和芯片引腳，以減少走線長(zhǎng)度。使用單個(gè)PCB接地平面，通過(guò)適當(dāng)?shù)娜ヱ詈秃侠淼腜CB分區(qū)，可輕松實(shí)現(xiàn)最佳性能。

5.2 暴露焊盤熱散熱片

ADC底部的暴露焊盤必須連接到模擬地（AGND），以實(shí)現(xiàn)最佳的電氣和熱性能。PCB上應(yīng)使用連續(xù)的、無(wú)阻焊層的銅平面與AD9642的暴露焊盤（引腳0）匹配，并通過(guò)多個(gè)過(guò)孔實(shí)現(xiàn)最低的電阻熱路徑，過(guò)孔應(yīng)填充或用非導(dǎo)電環(huán)氧樹脂堵塞。

5.3 VCM引腳

VCM引腳應(yīng)通過(guò)一個(gè)0.1 μF的電容接地，以提供穩(wěn)定的共模電壓。

5.4 SPI端口

在需要轉(zhuǎn)換器全動(dòng)態(tài)性能的時(shí)期，SPI端口不應(yīng)處于活動(dòng)狀態(tài)。由于SCLK、CSB和SDIO信號(hào)通常與ADC時(shí)鐘異步，這些信號(hào)的噪聲可能會(huì)降低轉(zhuǎn)換器性能。如果板載SPI總線用于其他設(shè)備，可能需要在該總線和AD9642之間提供緩沖器，以防止這些信號(hào)在關(guān)鍵采樣期間在轉(zhuǎn)換器輸入引腳處轉(zhuǎn)換。

六、總結(jié)

AD9642作為一款高性能的14位ADC，憑借其出色的性能指標(biāo)、靈活的功能特性和廣泛的應(yīng)用范圍，為電子工程師在設(shè)計(jì)高性能信號(hào)處理和數(shù)據(jù)采集系統(tǒng)時(shí)提供了一個(gè)優(yōu)秀的選擇。在實(shí)際應(yīng)用中，工程師需要深入理解其工作原理和設(shè)計(jì)要點(diǎn)，合理進(jìn)行電路設(shè)計(jì)和布局，以充分發(fā)揮AD9642的性能優(yōu)勢(shì)。你在使用AD9642或其他類似ADC時(shí)，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。