Cadence客制/類(lèi)比工具獲得臺(tái)積電領(lǐng)先業(yè)界的5納米制程技術(shù)認(rèn)證，這些工具包括Spectre加速平行模擬器（APS）、Spectre eXtensive分割模擬器（XPS）、Spectre RF選項(xiàng)、Spectre電路模擬器、Voltus-Fi客制電源完整性解決方案、Pegasus驗(yàn)證系統(tǒng)以及VirtuosoR客制IC設(shè)計(jì)平臺(tái)，其中包括Virtuoso布局套裝EXL、Virtuoso原理圖編輯器及Virtuoso ADE產(chǎn)品套裝。

益華計(jì)算機(jī)（Cadence Design Systems）宣布已與臺(tái)積電合作，實(shí)現(xiàn)顧客在行動(dòng)高效能運(yùn)算（HPC）、5G和人工智能（AI）應(yīng)用領(lǐng)域的新一代系統(tǒng)單晶片（SoC）設(shè)計(jì)上的臺(tái)積電5納米FinFET制程技術(shù)制造交付。

憑借著雙方的努力，Cadence數(shù)位、簽核與客制/類(lèi)比工具業(yè)已獲得設(shè)計(jì)規(guī)則手冊(cè)（DRM）及SPICE v1.0認(rèn)證，并且Cadence IP也已可配合臺(tái)積電5納米制程。具備整合式工具、流程及方法的對(duì)應(yīng)制程設(shè)計(jì)套件（PDK）現(xiàn)已可供于傳統(tǒng)及云端環(huán)境使用。此外，共同顧客業(yè)已利用Cadence工具、流程及IP完成多項(xiàng)臺(tái)積電5納米制程技術(shù)的完全制造開(kāi)發(fā)的下線(xiàn)。

臺(tái)積電的5納米制程率先業(yè)界利用極紫外光（EUV）光刻達(dá)到制程簡(jiǎn)化的效益，而Cadence的全面整合數(shù)位實(shí)現(xiàn)與簽核工具流程也已取得此項(xiàng)制程的認(rèn)證。Cadence全流程包括Innovus實(shí)現(xiàn)系統(tǒng)、Liberate Characterization Portfolio、Quantus萃取解決方案、Tempus時(shí)序簽核解決方案、Voltus IC電源完整性解決方案及Pegasus驗(yàn)證系統(tǒng)。

針對(duì)臺(tái)積電5納米制程技術(shù)優(yōu)化的Cadence數(shù)位與簽核工具，提供關(guān)鍵層EUV和相關(guān)新設(shè)計(jì)規(guī)則支援，協(xié)助共同顧客減少重復(fù)并達(dá)成性能、面積與功耗（PPA）改良。 5納米制程的最新提升包括運(yùn)用Genus合成解決方案的預(yù)測(cè)性辨識(shí)通路銅柱合成架構(gòu)以及在Innovus實(shí)施系統(tǒng)和Tempus ECO中的細(xì)胞電遷移（EM）處理用腳位存取控制走線(xiàn)方法，還有Voltus IC 電源完整性解決方案中的統(tǒng)計(jì)EM預(yù)算分析支援。新近取得認(rèn)證的Pegasus驗(yàn)證系統(tǒng)支援所有臺(tái)積電實(shí)體驗(yàn)證流程的5納米設(shè)計(jì)規(guī)則，包括DRC、LVS及金屬填充。

Cadence客制/類(lèi)比工具獲得臺(tái)積電領(lǐng)先業(yè)界的5納米制程技術(shù)認(rèn)證，這些工具包括Spectre加速平行模擬器（APS）、Spectre eXtensive分割模擬器（XPS）、Spectre RF選項(xiàng)、Spectre電路模擬器、Voltus-Fi客制電源完整性解決方案、Pegasus驗(yàn)證系統(tǒng)以及VirtuosoR客制IC設(shè)計(jì)平臺(tái)，其中包括Virtuoso布局套裝EXL、Virtuoso原理圖編輯器及Virtuoso ADE產(chǎn)品套裝。

Virtuoso研發(fā)團(tuán)隊(duì)與Cadence IP事業(yè)群持續(xù)且密切地合作，運(yùn)用建立于最新Virtuoso設(shè)計(jì)平臺(tái)上的尖端科技客制設(shè)計(jì)方法開(kāi)發(fā)5納米混合訊號(hào)IP。藉由持續(xù)提升臺(tái)積電5納米制程及其他先進(jìn)節(jié)點(diǎn)制程Virtuoso先進(jìn)節(jié)點(diǎn)和方法平臺(tái)上的設(shè)計(jì)方法和能力，讓顧客能夠突破傳統(tǒng)非結(jié)構(gòu)式設(shè)計(jì)方法的限制，達(dá)成更佳的客制實(shí)體設(shè)計(jì)產(chǎn)能。

新的Virtuoso先進(jìn)節(jié)點(diǎn)與方法平臺(tái)（ICADVM 18.1）具備建立5納米設(shè)計(jì)所的特性和機(jī)能，包括加速橫列客制化放置與走線(xiàn)方法，這種方法可幫助使用者改善產(chǎn)能并提升對(duì)于復(fù)雜設(shè)計(jì)規(guī)則的管理。Cadence導(dǎo)入多項(xiàng)支援5納米制程的新功能，包括堆棧型閘極支援、通用多網(wǎng)格對(duì)齊、面積規(guī)則支援、非對(duì)稱(chēng)上色與電壓依存性規(guī)則支援、類(lèi)比單元支援及對(duì)于臺(tái)積電5納米技術(shù)項(xiàng)目中所包含各種新裝置和設(shè)計(jì)限制的支援。

Cadence正在開(kāi)發(fā)獨(dú)到的先進(jìn)節(jié)點(diǎn)IP產(chǎn)品組合以支援臺(tái)積電5納米制程，其中包括高效能存儲(chǔ)器子系統(tǒng)、極高速SerDes和高效能類(lèi)比以滿(mǎn)足對(duì)于HPC、機(jī)器學(xué)習(xí)（ML）及5G基地臺(tái)的需求。隨著臺(tái)積電5納米設(shè)計(jì)基礎(chǔ)設(shè)施的推出，Cadence與臺(tái)積電積極協(xié)助顧客解決越來(lái)越多應(yīng)用領(lǐng)域的最新IP要求，實(shí)現(xiàn)新一代的SoC開(kāi)發(fā)。